研究課題
本研究では,回路に致命的なダメージを与えるハードエラー,そして一過性のエラーであるソフトエラーに対する耐性対策を図った高信頼化システムの構成方式を提案するとともに,その開発環境を構築し,高信頼化を支援する次世代リコンフィギャラブルロジック向け機構を提示することを目的としている.H24年度は以下の項目について研究を行った.1. フォルトインジェクション評価システムの構築フォルトインジェクション評価の高速化技術の提案を行った.結果として,フレーム単位部分再構成は,フォルトインジェクション1 回の時間を約10 分の1 に削減し,Xilinx によりサポートされている部分再構成よりも効率よくフォルトインジェクションができることを実証した.ブートストラップ法を用いた評価においては,約40 分の1 の再構成回数で,十分な精度で評価が可能であることを示した.これらを組み合わせることで,評価時間の削減を行い多数のフォルトインジェクションを必要とする高信頼回路の評価を可能とした.2.部分再構成を用いた自己復旧システムの構築ハードエラー・ソフトエラー両方に対するディペンダブルシステムの実装を行った.柔軟にハードエラー回避を行うために,部分再構成データの再配置設計手法を構築した.また,TMR 構成と部分再構成データの再配置設計を用いて,ソフトエラー・ハードエラーに対する自動復旧システムを構築した.この自動復旧システムは,ハードエラー回避用の部分再構成領域であるスペア領域にも再配置設計を適用し,FPGA 内部で自己復旧可能な構成をとっている.検証の結果,正常なモジュールの回路情報をリードバックして,スペア領域を再構成することでハードエラーから自動的に復旧できることを確認した.これにより,FPGA の再構成技術を利用することで,ハードエラーに対してディペンダブル化が可能であるという結論を得た.
24年度が最終年度であるため、記入しない。
すべて 2012 その他
すべて 雑誌論文 (1件) (うち査読あり 1件) 学会発表 (7件) 図書 (1件) 備考 (1件)
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
巻: Vol.E95-A, No.12 ページ: 2347-2356
http://www.arch.cs.kumamoto-u.ac.jp/