• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2011 年度 実績報告書

モンテカルロ法にもとづくタイミング解析高速化の研究

研究課題

研究課題/領域番号 22360143
研究機関京都大学

研究代表者

佐藤 高史  京都大学, 情報学研究科, 教授 (20431992)

研究分担者 越智 裕之  京都大学, 情報学研究科, 准教授 (40264957)
筒井 弘  京都大学, 情報学研究科, 助教 (30402803)
キーワード集積回路設計 / 電子回路CAD / タイミング解析 / モンテカルロ法
研究概要

今年度は昨年度に引き続き、モンテカルロ法による統計的タイミング解析を高速化するための並列計算アルゴリズムの検討、および、時間的にパラメータが変動するばらつきモデルについての基礎検討を実施した。
1)タイミング解析アルゴリズムに関しては、昨年度検討した回路の最遅到着時間の伝搬をFPGA上にタイミンググラフの構造通りに実現する方法、を発展させ、汎用のタイミング計算専用演算器を定義し、これがメモリに数値を読み書きするプロセッサ型の実装方法を提案した。この実装では、モンテカルロ試行レベルでの並列化を実現できる。従来法に存在していた回路規模の制約を無くし、大規模回路にも効率よく適用できる見通しを得ている。また、回路が変わる度に実行する必要があったFPGAへのマッピング処理を不要とし、実質的な解析時間を低減した。同時に、良質な乱数を多数同時に出力可能な乱数生成器をFPGA上に実現することで、従来手法と遜色の無いスループットが得られることを確認した。
2)トランジスタの特性ばらつきは、チップ内の信号伝搬遅延時間に多大な影響を与える。近年になって、特にトランジスタのしきい値が回路の動作中、経時的に変動するNBTIやRTN等の現象がタイミングに与える影響が大きくなってきている。これらの影響をタイミング解析にフィードバックするため、チップ試作により特に時間的な変動に関するデータを取得した。チャネル面積の小さいトランジスタでは、全トランジスタの経時変化量やその速度が同一でなく、これらもトランジスタごとに異なっていることを実験的に明らかとした。さらに今後、ばらつきの影響が特に大きいと考えられる低電圧での回路動作と関連したタイミング解析についてもチップ試作を通じて検討を実施する。

現在までの達成度 (区分)
現在までの達成度 (区分)

2: おおむね順調に進展している

理由

タイミング解析の並列化は24年度に実施する予定であったが、専用演算器による実装の着想を得たため、1年前倒しで成果を得ることができた。一方このため、タイミング解析に用いるべきモデルの検討が、計画よりもやや遅れている。両者を総合すると、おおむね計画どおりの進展と考えられる。

今後の研究の推進方策

現状、おおむね計画通りに研究が進んでいることから、研究計画に沿って今後も研究を進める。

  • 研究成果

    (21件)

すべて 2012 2011

すべて 学会発表 (21件)

  • [学会発表] Statistical Observations of NBTI-Induced Threshold Voltage Shifts on Small Channel-Area Devices2012

    • 著者名/発表者名
      Takashi Sato, Hiromitsu Awano, Hirofumi Shimizu, Hiroshi Tsutsui, Hiroyuki Ochi
    • 学会等名
      International Symposium on Quality Electrical Design (ISQED)
    • 発表場所
      Santa Clara, CA USA
    • 年月日
      2012-03-20
  • [学会発表] GPU Acceleration of Cycle-Based Soft-Error Simulation for Reconfigurable Array Architectures2012

    • 著者名/発表者名
      Takashi Imagawa, Takahiro Oue, Hiroshi Tsutsui, Hiroyuki Ochi, Takashi Sato
    • 学会等名
      the 17th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2012)
    • 発表場所
      B-con Plaza, Beppu, Oita, Japan
    • 年月日
      2012-03-08
  • [学会発表] Hardware Architecture for Accelerating Monte Carlo Based SSTA using Generalized STA Processing Element2012

    • 著者名/発表者名
      Hiroshi Yuasa, Hiroshi Tsutsui, Hiroyuki Ochi, Takashi Sato
    • 学会等名
      the 17th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2012)
    • 発表場所
      B-con Plaza, Beppu, Oita, Japan
    • 年月日
      2012-03-08
  • [学会発表] IDDQ電流による大域プロセスばらつきの推定手法2012

    • 著者名/発表者名
      新谷道広, 佐藤高史
    • 学会等名
      VLSI設計技術研究会(VLD)
    • 発表場所
      ビーコンプラザ(大分県)
    • 年月日
      2012-03-06
  • [学会発表] プロセスばらつき推定に基づくIDDQテスト良品判定基準決定の試み2012

    • 著者名/発表者名
      新谷道広, 佐藤高史
    • 学会等名
      電子情報通信学会技術研究報告(ディペンダブルコンピューティング研究会)
    • 発表場所
      機械振興会館(東京都)
    • 年月日
      2012-02-13
  • [学会発表] Acceleration Scheme for Monte Carlo Based SSTA using Generalized STA Processing Element2012

    • 著者名/発表者名
      Hiroshi Yuasa, Hiroshi Tsutsui, Hiroyuki Ochi, Takashi Sato
    • 学会等名
      ACM/IEEE International Workshop on Timing Issues (TAU)
    • 発表場所
      Taipei, Taiwan
    • 年月日
      2012-01-18
  • [学会発表] ランダムテレグラフノイズモデル化のためのパラメータ推定法の検討2011

    • 著者名/発表者名
      粟野皓光, 清水裕史, 筒井弘, 越智裕之, 佐藤高史
    • 学会等名
      電子情報通信学会技術研究報告(デザインガイア2011-VLSI設計の新しい大地-)
    • 発表場所
      ニューウェルシティ宮崎(宮崎県)
    • 年月日
      2011-11-28
  • [学会発表] ゼロ分散推定重点的サンプリングを用いたランダムウォークによる線形回路の過渡解析2011

    • 著者名/発表者名
      宮川哲朗, 筒井弘, 越智裕之, 佐藤高史
    • 学会等名
      電子情報通信学会技術研究報告(デザインガイア2011-VLSI設計の新しい大地-)
    • 発表場所
      ニューウェルシティ宮崎(宮崎県)
    • 年月日
      2011-11-28
  • [学会発表] ブロック反復法による電源回路網解析の高速化2011

    • 著者名/発表者名
      森下拓海, 筒井弘, 越智裕之, 佐藤高史
    • 学会等名
      電子情報通信学会技術研究報告(デザインガイア2011-VLSI設計の新しい大地-)
    • 発表場所
      ニューウェルシティ宮崎(宮崎県)
    • 年月日
      2011-11-28
  • [学会発表] Getting the Most Out of IDDQ Testing2011

    • 著者名/発表者名
      Michihiro Shintani, Takashi Sato
    • 学会等名
      Workshop on Variability Modeling and Characterization (VMC)
    • 発表場所
      San Jose, CA USA
    • 年月日
      2011-11-10
  • [学会発表] Statistical Aging Prediction and Characterization using Trapping/detrapping Based NBTI Models2011

    • 著者名/発表者名
      Jyothi Bhaskarr Velamala, Takashi Sato, Yu Cao
    • 学会等名
      Workshop on Variability Modeling and Characterization (VMC)
    • 発表場所
      San Jose, CA USA
    • 年月日
      2011-11-10
  • [学会発表] A Design Strategy for Sub-Threshold Circuits Considering Energy-Minimization and Yield-Maximization2011

    • 著者名/発表者名
      Junya Kawashima, Hiroshi Tsutsui, Hiroyuki Ochi, Takashi Sato
    • 学会等名
      IEEE International SOC Conference (SOCC)
    • 発表場所
      Taipei, Taiwan
    • 年月日
      2011-09-26
  • [学会発表] A Sensor-Based Self-Adjustment Approach for Controlling I/O Buffer Impedance2011

    • 著者名/発表者名
      Zhi Li, Hiroshi Tsutsui, Hiroyuki Ochi, Takashi Sato
    • 学会等名
      IEICE Society Conference
    • 発表場所
      Hokkaido University, Sapporo Campus
    • 年月日
      2011-09-15
  • [学会発表] ヤコビ法を用いた電源回路網解析のGPU実装2011

    • 著者名/発表者名
      森下拓海, 筒井弘, 越智裕之, 佐藤高史
    • 学会等名
      電子情報通信学会ソサイエティ大会
    • 発表場所
      北海道大学,札幌キャンパス
    • 年月日
      2011-09-15
  • [学会発表] EM法によるMOSデバイス界面状態数の自動推定2011

    • 著者名/発表者名
      清水裕史, 筒井弘, 越智裕之, 佐藤高史
    • 学会等名
      電子情報通信学会ソサイエティ大会
    • 発表場所
      北海道大学,札幌キャンパス
    • 年月日
      2011-09-13
  • [学会発表] A Device Array for Efficient Bias-Temperature Instability Measurements2011

    • 著者名/発表者名
      Takashi Sato, Tadamichi Kozaki, Takumi Uezono, Hiroshi Tsutsui, Hiroyuki Ochi
    • 学会等名
      European Solid-State Device Research Conference (ESSDERC)
    • 発表場所
      Helsinki, Finland
    • 年月日
      2011-09-13
  • [学会発表] 配線資源の信頼性モデルを用いた粗粒度再構成可能アーキテクチャ向け選択的三重化の最適化手法2011

    • 著者名/発表者名
      今川隆司, 湯浅洋史, 筒井弘, 越智裕之, 佐藤高史
    • 学会等名
      情報処理学会DAシンポジウム2011
    • 発表場所
      ホテル下呂温泉水明館(岐阜県)
    • 年月日
      2011-09-01
  • [学会発表] 複数不良領域を持つ回路歩留まり解析のための逐次重点的サンプリング法2011

    • 著者名/発表者名
      片山健太朗, 筒井弘, 越智裕之, 佐藤高史
    • 学会等名
      情報処理学会DAシンポジウム2011
    • 発表場所
      ホテル下呂温泉水明館(岐阜県)
    • 年月日
      2011-08-31
  • [学会発表] エネルギー最小化と動作保証を考慮したサブスレッショルド回路の設計指針の検討2011

    • 著者名/発表者名
      川島潤也, 越智裕之, 筒井弘, 佐藤高史
    • 学会等名
      第24回回路とシステムワークショップ
    • 発表場所
      淡路夢舞台国際会議場(兵庫県)
    • 年月日
      2011-08-02
  • [学会発表] A Stress-Parallelized Device Array for Efficient Bias-Temperature Stability Measurement2011

    • 著者名/発表者名
      Takashi Sato, Tadamichi Kozaki, Takumi Uezono, Hiroshi Tsutsui, Hiroyuki Ochi
    • 学会等名
      IEEE International Workshop on Design for Manufacturability and Yield 2011 (DFM&Y)
    • 発表場所
      San Diego, California, USA
    • 年月日
      2011-06-06
  • [学会発表] Acceleration of Random-Walk-Based Linear Circuit Analysis using Importance Sampling2011

    • 著者名/発表者名
      Tetsuro Miyakawa, Koh Yamanaga, Hiroshi Tsutsui, Hiroyuki Ochi, Takashi Sato
    • 学会等名
      GLSVLSI 2011
    • 発表場所
      Lausanne, Switzerland
    • 年月日
      2011-05-04

URL: 

公開日: 2013-06-26  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi