研究課題
今年度は、タイミング解析に関連する統計的モデルの改善と、統計的タイミング解析のさらなる効率化に取り組んだ。統計的モデルに関しては、低電源電圧環境において特にトランジスタの特性変動が大きくなり、結果としてタイミング等の回路特性が大きく変動する点に着目して、その安定的動作範囲の解析手法を開発した。単体デバイスと要素回路の統計的な特性変動を効率よく取得可能とする回路を新たに設計し、65nmプロセスを用いて試作することにより、回路の特性変動を具体的に求め、解析手法の有効性を実測データと照合した。回路中の基本論理素子であるフリップフロップ(FF)回路が特にばらつきに弱いことに着目して考案した、FFのばらつきから回路全体の特性を予測するモデルが、実測結果をよく説明することを示した。本検討により、低電源電圧下での回路全体の特性の正確な推定が可能となっている。統計的タイミング解析の効率化に関しては、昨年度までに基本構想作成が完了していたモンテカルロ型解析手法の高ハードウェア実装についての性能評価を行い、既存手法に対して10倍以上の解析速度が実現できていることを確認した。また、任意遅延分布を正確に扱える自由度を残しつつさらなる高速化を狙い、遅延サンプルの頻度分布を伝搬させるヒストグラム伝搬方式のタイミング解析手法を開発した。テストプログラムの評価により、ヒストグラム伝搬方式では、回路トポロジー(分岐ノードと再収斂ノードの存在)により発生する遅延時間の相関を正確に考慮するためには、分岐ノード数の指数時間がかかる課題があることを明らかとした。現実的な計算時間で扱える分岐ノード数は高々数個であることから、分岐ノードの重要性を近似的に評価する手法を開発した。モンテカルロ法に対して、数％から１０％程度の許容できる誤差に抑えつつ、大幅な高速化が可能となった。
24年度が最終年度であるため、記入しない。
すべて 2013 2012
すべて 雑誌論文 (6件) (うち査読あり 6件) 学会発表 (16件)
IEICE Transactions on Electronics
巻: Vol.E96-C, No.4 ページ: 473-481
DOI:10.1587/transele.E96.C.473
IEICE Transactions on Information and Systems
巻: Vol.E96-D, No.2 ページ: 303-313
DOI:10.1587/transinf.E96.D.303
巻: Vol.E96-C, No.4 ページ: 454-462
10.1587/transele.E96.C.454
IEICE Transactions of Fundamentals on Electronics, Communications and Computer Sciences
巻: Vol.E95-A, No.12 ページ: 2261-2271
DOI:10.1587/transfun.E95.A.2261
巻: Vol.E95-A, No.12 ページ: 2272-2283
10.1587/transfun.E95.A.2272
巻: Vol.E95-A, No.12 ページ: 2242-2250
10.1587/transfun.E95.A.2242
