| 研究概要 |
本研究では,高誘電体を利用したDRMA,強誘電体を利用したFeRAMなど,次世代の高集積化されたメモリーデバイスの製造を念頭におき,これらのナノサイズのキャパシタを超臨界流体を利用した薄膜合成法(SCFD)にて作製するプロセスの開発を行っている。
今年度は,これらのナノキャパシタ用電極材料として,PtおよびSrRuO3の合成に取り組んだ。Pt薄膜合成においては,昨年度までにシクロヘキサンを還元剤として利用したプロセスを検討していたが,この方法では膜中残存炭素濃度が高く,得られる薄膜の比抵抗が高いという問題点があった。そこで,還元ケミストリーから酸化ケミストリーへ変更し,Pt薄膜合成を検討した。各種酸化剤を検討した結果,02を酸化剤とした場合に一番比抵抗が低くかつ表面モフォロジーが良好な薄膜を得ることができた。本研究で導入したオゾン発生器により03による酸化も試みたが,流体中反応により微粒子生成が顕著となり,良好な薄膜合成には至らなかった。SrRuO3に関しては,Srの取り込みが少ないという問題があったが,原料を適切なものにすることによって,良質なSrRuO3膜を得ることができた。
一方,高誘電体,強誘電体としては,SrTiO3,BiTiO3の合成を試みた。SrTiO3に関しては,まずTiO2薄膜の合成から検討を行い,フロー式反応器を採用し,流体中での反応を抑制することによって良質なTiO2膜を得られることを見出した。さらにSrを添加する際には,酸化剤を利用すると流体中反応により微粒子生成が起きるため,酸化剤の利用をあきらめ,Sr化合物中にH20が含まれる水和物を利用することにより,良質なSrTiO3膜が合成できることを見出した。得られたTiO2膜,SrTiO3膜の電流電圧特性,容量電圧特性を検討したが,リーク電流が大きく,容量に関しては正確な測定ができなかった。リーク電流の低減が次年度への課題となる。BiTiO3に関しては,Biが蒸散する可能性があるため,より低温での製膜が可能なTi原料の検討が必要となるので,各種Ti原料の検討を行い,低温で良質なTiO2膜を形成できる原料を見出した。これを用いてBiTiO3膜の合成を検討中であり,現時点では化学量論組成がBiが若干少ない膜となっており,Bi含有量増大が次年度の課題となる。
|
| 今後の研究の推進方策 |
当初の予定通り,高誘電体,強誘電体薄膜およびその電極となる金属を超臨界流体中で合成し,高アスペクト比のナノ構造体ヘキャパシタを構成し,その特性評価を行う。特性評価結果をプロセスヘフィードバックし,ナノキャパシタ形成プロセスとして完成させる予定である。具体的には誘電体膜のキャパシタ特性改善のため,ポストアニールプロセスの検討などを行っていく。
|
