| 研究課題/領域番号 |
22500045
|
|---|
| 研究機関 | 名古屋大学 |
|---|
研究代表者 |
安藤 秀樹 名古屋大学, 工学研究科, 教授 (40293667)
|
|---|
| キーワード | マイクロプロセッサ / メモリ・レベル並列 |
|---|
| 研究概要 |
本研究は、メモリ・レベル並列性(MLP: memory leve lparallelism)を利用し、主記憶アクセスによる性能低下を抑制する方法を検討するものである。一般に、主記憶は高度にバンク化されており、並列にアクセスを受け付けることができる。そこで、生じる主記憶アクセスを何らかの方法で並列化できれば、キャッシュ・ミス1回当たりの主記憶アクセス時間を実効的に減少させることができる。これをMLPの利用と呼ぶ。MLPの利用には、単純にはプロセッサを構成するいくつかの重要な資源を大幅に拡大する必要がある。しかし単純な拡大はクロック速度を悪化させてしまう。そこで、本研究では、クロック速度を悪化させることなく資源を拡大、あるいは使用せずMLPを利用する方法を検討する。
今年度の1つの成果は、仮想リオーダ・バッファと呼ぶ方式を提案し、詳細な評価を行ったことである。本方式では、プロセッサの重要な資源であるリオーダ・バッファ、物理レジスタ、ロード/ストア・キューを拡大するのではなく、それらを用いずに命令を本来の実行に先駆けて実行させ、MLPを利用するものである。
もう1つの成果は、プロセッサを構成する重要な資源のリサイジング方式を提案し、その詳細な評価のため、発行キューの回路遅延を測定したことである。本方式は、MLPが利用可能と予測できる時に、資源サイズを拡大しパイプライン化する。これにより、クロック速度に影響を与えず、メモリ命令をできるだけ早期に実行させ、MLPを利用することができる。一方で、MLPが利用不能と予測できるときは、資源を縮小させ、資源のパイプライン化を行わず、計算を加速する命令レベル並列を利用する。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
仮想リオーダ・バッファ方式を、ほぼ完成させることができた。国内の査読のあるシンポジウムにも採録された。資源リサイジング方式については、評価の基盤となる発行キューの回路遅延を求めることは終了し、採択率が30%以下の著名な国際学会に採録された。方式としてもほぼ固まった。いずれも、方式に関しては、著名な国際学会あるいは雑誌論文に投稿し、評価を受ける必要がある。
|
| 今後の研究の推進方策 |
方式と評価はほぼ完成したので、論文にまとめ、国際学会あるいは雑誌論文に投稿し、評価を受ける必要がある。特に超一流の国際学会(採択率が10%台)に挑戦する。
|
