• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2010 年度 実績報告書

システムLSIにおけるクロック信号線上の故障に対する検査法・診断法の開発

研究課題

研究課題/領域番号 22500048
研究機関愛媛大学

研究代表者

樋上 喜信  愛媛大学, 大学院・理工学研究科, 准教授 (40304654)

研究分担者 高橋 寛  愛媛大学, 大学院・理工学研究科, 教授 (80226878)
キーワードLSIの設計・テスト / 故障検査 / 故障診断 / 論理回路 / システムLSI / クロック信号線 / 遅延故障
研究概要

本研究では,システムLSIの故障検査の問題についての問題を扱っている.社会に普及している様々な電子機器・情報機器の高信頼化を実現するためには,内部に含まれるシステムLSIの高信頼化が不可欠であり,その故障検査の重要性が高まっている.特に近年,従来の考えられて故障モデルだけは不十分であり,新たな故障モデルへの対応が求められている.そのようなものの一つが,クロック信号線上の故障である.
平成22年度は特に,クロック信号線上の遅延故障についての問題に取り組んだ.まず,そのような故障が存在した場合の回路動作について,現在主流となっている高速テスト法の一つである,ローチオンキャプチャテスト法を適用した場合について,理論的考察および回路シミュレーションによる考察を行った.その結果,次のような知見が得られた.
●クロック線上の遅延故障の影響が現れるのは,システムクロックでの高速動作中である.
●多数のフリップフロップが影響を受ける場合の故障検出は容易であり,1つまたは2つのフリップフロップが影響を受ける場合については,テストパターン個別に生成する必要がある.
以上の知見を元に,クロック線上の遅延故障に対するテストパターン生成法を検討した.ここでは,既存の縮退故障用テストパターン生成ツールを利用することにより,効率よくテストパターン生成を行うことを実現した.縮退故障用ツールを利用するために,テストパターン生成時のみ回路に小数のゲートを付加し,クロック線の遅延故障の検出条件を縮退故障の検出条件に変換することで,目的のパターンの生成を可能にした.

  • 研究成果

    (2件)

すべて 2011 2010

すべて 雑誌論文 (1件) (うち査読あり 1件) 学会発表 (1件)

  • [雑誌論文] Fault Simulation and Test Generation for Clock Delay Faults2011

    • 著者名/発表者名
      Y.Higami, H.Takahashi, S.Kobayashi, K.K.Saluja
    • 雑誌名

      Proc.of Asia and South Pacific Design Automation Conference

      ページ: 799-805

    • 査読あり
  • [学会発表] クロック信号線の遅延故障に対するテスト生成について2010

    • 著者名/発表者名
      樋上喜信, 高橋寛, 小林真也, Kewal K.Saluja
    • 学会等名
      FTC研究会
    • 発表場所
      埼玉県秩父郡
    • 年月日
      2010-07-16

URL: 

公開日: 2012-07-19  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi