|
本年度の研究目標として以下の3点を計画し、各々の成果は以下のとおりである。
1. 計算誤り検出機構のソフトウェアインターフェース仕様の策定
大規模数値計算に対して、計算誤り(桁落ち/情報埋没)検出をアクセラレータとして提供するため、高い演算性能を容易に提供できるよう、ベクトルプロセッサ形アクセラレータとしてユーザインターフェースを定義した。計算誤りの発生は、制御レジスタに発生のフラグとエレメント番号等の情報を蓄え、ユーザが確認できるような仕様とした。
2. 計算誤り検出機能付き浮動小数点演算器の論理設計
桁落ちの検出条件は、減算後の正規化処理でシフト桁数が制御レジスタで示される設定ビット数を超えた場合とし、情報埋没の検出条件は、加減算を行うときのオペランドの指数合わせで仮数部シフト桁数が制御レジスタで示される設定ピット数を越えた場合として、論理設計を行った。
3. 上記演算器を組み合わせて長精度演算を行うための論理設計
倍精度で計算誤りが発生したときは、4倍精度での実行が必要となるため、ベクトル並列度は半分になるが、倍精度演算器を2つ連結して4倍精度演算も実行可能なように論理設計した。
これらの演算器をFPGAに可能な限り実装し、ベクトルプロセッサを構成した。ホストシステムからこのアクセラレータを操作する基本的なソフトウェアライブラリも開発し、目標とした桁落ちの発生する大規模数値演算プログラムの簡易版を走行させ、桁落ちが正しく検出されることを確認した。
|
