|
本年度の研究目標として以下の２点を計画した。
１．ベクトルプロセッサ型アクセラレータによる演算精度低下検出と長精度計算システム
既に実装していたFPGA版ベクトルプロセッサ型アクセラレータの設計資産をベースに、180nmASICプロセスでの設計開発を行なった。別研究予算で用意できたチップ面積は5mm角であり、当初からFPGA版と同じ実装規模とすることは無理であると見積もっており、演算器の個数や、ベクトルレジスタのエレメント長を縮小する方向で設計した。しかし、実際に配線を行なうと、多数本のバスや内蔵メモリ領域の配線性（メモリ領域の上層は配線不可）の問題により、サブセットでの実装を諦め、演算器のみの実装となった。しかしながら、実際にゲートライブラリで合成を行なうことにより、FPGA版では明確にならなかったハードウェア規模を正確に把握することができたこと、チップの物理設計（配置・配線）におけるCADツールの運用テクニックが習得できたことにより、より大きなチップサイズでの再チャレンジに向けてのノウハウの獲得ができた。
２．数値として精度も保持する演算処理体系の検討
本研究に対して、「検出した精度低下は最終結果にどのように影響を及ぼすのか」「一度に精度低下が起るのではなく、少しずつ精度低下が繰り返し起るような場合はどうするのか」と言う質問を良く受けた。これに対して、演算対象となる数値そのものに、その時点での精度情報を持たせる数表現形式を考え、その演算器の概要を考えた。精度の予測を厳密な誤差解析で行なうと、前進誤差解析と同じになり、非常に悲観的な結果となって、ほとんどの計算において有効桁数が無くなってしまう。このため、桁落ちのみに着目した有効桁追跡などの方式を考え、これをまとめて、平成２５年度の科学研究費助成事業に応募し採用されたので、今後も発展的に研究を継続することができる。
|
