| 研究概要 |
Mn添加ZnSnAs2薄膜はInP基板に格子整合し室温強磁性を示す磁性半導体で、InPベーススピントロニクスの実現に向けた研究を進めている。磁性半導体量子ナノ構造の作製には、磁性ヘテロ接合の作製が必要である。(1)InP基板上でInGaAsおよびInAlAsとZnSnAs2:Mn薄膜とのヘテロ接合について,分子線エピタキシーにより基板温度300℃で成長実験を行った。InGaAsでは、成長速度0.95～2.93nmと変化させInP上に低温成長させ、結晶性について調べた。低温成長したInGaAsでは、InPとの格子不整合が0.3～0.8%であった。次にInGaAsを絶縁層としたZnSnAs2:Mn 7%/InGaAs/ZnSnAs2:Mn5%からなるトンネル磁気抵抗構造の作製を試みた。成長中にInGaAs中にZnの混入を防止する必要がある。また、ZnSnAs2:Mn/InAlAs多層構造について結晶成長を試み比較的良好な磁性多層構造の作製を確認できた。これらの研究結果から半導体トンネル磁気抵抗効果構造の作製について重要なデータを得ることができた。(2)金属磁性体ハイブリッド構造からなる、MnAs/ZnSnAs2/ZnSnAs2:Mn磁気抵抗効果素子の作製を行った。MnAsは室温強磁性を示す磁性金属で、MnAs(20nm)/ZnSnAs2(2nm)/ZnSnAs2:Mn(50nm)構造を作製しその磁気抵抗を測定した。磁化曲線ではMnAsとZnSnAs2:Mnに起因すると考えられる２ステップ構造が観測された。面内磁気抵抗効果(CIP-GMR)の測定では、本構造に起因するGMR信号が観測された。磁気抵抗比（MR比）は、10Kで0.18%を示し、温度の上昇とともに減少し300Kでは0.1%になる。本実験によりII-IV-V族磁性半導体を用いたGMR構造が初めて検証された。
|
