| 研究概要 |
本研究は,現在及び将来の極微細集積回路において,製造ばらつきに起因する動作タイミング誤りを解消し,チップ個別・固有の性能を最大限に引き出す『製造後タイミングスキュー調整(Post Silicon Skew Tuning:PSST)』が効果的に機能するためのデータパス回路の特徴解明と最適合成手法(特に,デーパス回路の構造とサイクルレベルの動作タイミングを決めるレジスタ転送レベル高位合成)の確立を目指すものである.
実装すべき計算プログラムに対して,その中の全ての演算がタイミング的に正しく実行できるスキュー調整量が存在することが,スキュー制約グラフ(辺重み付き有向グラフ)が正サイクルを持たない事と等価であることから,PSSTを効果的に機能させるためにはスキュー制約グラフが『正サイクルを持つ確率(Probability of Positive Cycles:PPC)』を最小化することが効果的と考えられる.しかしPPCを解析的に求める事の困難さが予想されることから,PPCそのものを直接評価する代わりに,スキュー制約グラフの中で製造ばらつきによって正重みになり易い辺(余裕の無い辺)となり難い辺とを分類し,余裕の無い辺のみから成るサイクルを正サイクルになり易い『危険なサイクル』と定義して,この危険なサイクルを最小化する設計戦略を提案した.次いで,この考え方に基づく高位合成の資源割り当て問題(演算を演算器へ,変数をレジスタに割り当てる問題)が,実装すべき計算プログラムと演算スケジュールから導かれる,有向辺と無向辺を含む拡張競合グラフにおいて,辺制約(有向辺は順序関係を,無向辺は非一致性を規定)に従って頂点彩色する数理問題に帰着されることを導き,更にこの問題を解くためのILP定式化を考案した.
|
