タイミング調整機構を持つ次世代データパス回路の遅延変動耐性と最適合成

2012 年度 研究成果報告書

• 研究課題/領域番号: 22560326
• 研究種目: 基盤研究(C)
• 配分区分: 補助金
• 応募区分: 一般
• 研究分野: 電子デバイス・電子機器
• 研究機関: 北陸先端科学技術大学院大学
• 研究代表者: 金子 峰雄 北陸先端科学技術大学院大学, 情報科学研究科, 教授 (00185935)
• 研究期間 (年度): 2010 – 2012
• キーワード: 集積回路 / 製造ばらつき / セットアップ・ホールド / タイミング・スキュー / 高位合成 / タイミングテスト / 資源割り当て / PDE調整

研究概要

将来の極微細集積回路において,製造ばらつきに起因する動作タイミング誤りが克服すべき重要な問題となる.こうしたばらつきによる動作タイミング誤りを解消し,チップ個別の動作速度性能を最大限に引き出すための製造後タイミング調整機構を有する集積回路システムを対象に,タイミング調整性能を最大化する回路構成手法の確立,タイミングテストと連動した製造後タイミング調整アルゴリズムの確立を行った.

研究成果

• [雑誌論文] A Formal Approach to Optimal Register Binding with Ordered Clocking for Clock-Skew Tolerant Datapaths (2012)
  • 著者名/発表者名: Keisuke Inoue, Mineo Kaneko
  • 雑誌名: EICE Trans. Fundamentals 巻: Vol.E95-A, No.12 ページ: 2330-2337
  • 査読あり
• [雑誌論文] Backward Data Direction Clocking and Relevant Optimal Register Assignment in Datapath Synthesis (2011)
  • 著者名/発表者名: Keisuke Inoue, Mineo Kaneko, Tsuyoshi Iwagaki
  • 雑誌名: IEICE Trans. Fundamentals 巻: Vol.E94-A, No.4 ページ: 1067-1081
  • 査読あり
• [雑誌論文] Framework for Latch-Based High-Level Synthesis using Minimum-Delay Compensation (2011)
  • 著者名/発表者名: Keisuke Inoue, Mineo Kaneko
  • 雑誌名: IPSJ Transactions on System LSI Design Methodology 巻: Vol. 4 ページ: 232-244
  • 査読あり
• [雑誌論文] Flexible Test Scheduling for an Asynchronous On-chip Interconnect Through Special Data Transfer (2011)
  • 著者名/発表者名: Tsuyoshi Iwagaki, Eiri Takeda, Mineo Kaneko
  • 雑誌名: IEICE Trans. Fundamentals 巻: Vol. E94-A, No. 12 ページ: 2563-2570
  • 査読あり
• [雑誌論文] Heuristic and Exact Resource Binding Algorithms for Storage Optimization Using Flip-flops and Latches
  • 著者名/発表者名: Keisuke Inoue, Mineo Kaneko
  • 雑誌名: IEICE Trans. Fundamentals
  • 査読あり
• [学会発表] Test Planning for Post-Silicon Skew Tuning Based on Graph Partitioning (2013)
  • 著者名/発表者名: Mineo Kaneko
  • 学会等名: 電子情報通信学会 VLSI 設計技術研究会
  • 発表場所: 沖縄県那覇市
  • 年月日: 2013-03-06
• [学会発表] Dynamic Timing-Test Scheduling for Post-Silicon Skew Tuning (2012)
  • 著者名/発表者名: Mineo Kaneko
  • 学会等名: 電子情報通信学会 VLSI 設計技術研究会
  • 発表場所: 福岡県福岡市
  • 年月日: 2012-11-27
• [学会発表] Timing-Test Scheduling for Constraint-Graph Based Post-Silicon Skew Tuning (2012)
  • 著者名/発表者名: Mineo Kaneko
  • 学会等名: Proceedings of IEEE International Conference on Computer Design (ICCD)
  • 発表場所: Montreal, CANADA
  • 年月日: 2012-10-03
• [学会発表] Mineo Kaneko, Statistical Timing-Yield Driven Scheduling and FU Binding in Latch-Based Datapath Synthesis (2012)
  • 著者名/発表者名: Keisuke Inoue
  • 学会等名: Proceedings of IEEE Mid-West Symposium on Circuits and Systems
  • 発表場所: Boise, Idaho, USA
  • 年月日: 2012-08-07
• [学会発表] Reliable and Low-Power Clock Distribution Using Pre- and Post-Silicon Delay Adaptation in High-Level Synthesis (2012)
  • 著者名/発表者名: Keisuke Inoue, Mineo Kaneko
  • 学会等名: Proceedings of IEEE International Symposium on Circuits and Systems
  • 発表場所: Seoul, Korea
  • 年月日: 2012-05-22
• [学会発表] Post Silicon Skew Tuning Algorithm Utilizing Setup and Hold Timing Tests (2012)
  • 著者名/発表者名: Mineo Kaneko, Li Jiang
  • 学会等名: Proceedings of IEEE International Symposium on Circuits and Systems
  • 発表場所: Seoul, Korea
  • 年月日: 2012-05-21
• [学会発表] Optimal Register-Type Selection during Resource Binding in Flip-Flop/ Latch-Based High-Level Synthesis (2012)
  • 著者名/発表者名: Keisuke Inoue, Mineo Kaneko
  • 学会等名: Proceedings of ACM/IEEE Great Lakes Symposium on VLSI (GLSVLSI)
  • 発表場所: Salt Lake City, Utah, USA
  • 年月日: 2012-05-03
• [学会発表] Register Binding and Domain Assignment for Multi-Domain Clock Skew Scheduling-Aware High-Level Synthesis (2012)
  • 著者名/発表者名: Keisuke Inoue, Mineo Kaneko
  • 学会等名: Proceedings of International Symposium on Quality Electronic Design (ISQED)
  • 発表場所: Santa Clara, California, USA
  • 年月日: 2012-03-21
• [学会発表] 製造後スキュー調整性を最大化するRTL 資源割当法 (2012)
  • 著者名/発表者名: 春田洋佑, 金子峰雄
  • 学会等名: 電子情報通信学会 VLSI 設計技術研究会
  • 発表場所: 大分県別府市
  • 年月日: 2012-03-06
• [学会発表] Performance-Driven Register Write Inhibition in High-Level Synthesis under Strict Maximum-Permissible Clock Latency Range (2012)
  • 著者名/発表者名: Keisuke Inoue, Mineo Kaneko
  • 学会等名: Proceedings of 17th Asia-South-Pacific Design Automation Conference (ASP-DAC 2012)
  • 発表場所: Sydney, Australia
  • 年月日: 2012-01-30
• [学会発表] A Basic Study on Timing-Test Scheduling for Post-Silicon Skew Tuning (2011)
  • 著者名/発表者名: Mineo Kaneko
  • 学会等名: 電子情報通信学会 VLSI 設計技術研究会
  • 発表場所: 宮崎県宮崎市
  • 年月日: 2011-11-29
• [学会発表] Early Planning for RT-Level Delay Insertion during Clock Skew-Aware Register Binding (2011)
  • 著者名/発表者名: Keisuke Inoue, Mineo Kaneko
  • 学会等名: Proceedings of IFIP/IEEE International Conference on Very Large Scale Integration and System-on-Chip (VLSI-SoC) 2011
  • 発表場所: Kowloon, Hong Kong
  • 年月日: 2011-10-03
• [学会発表] Register Binding and Domain Assignment for Multi-Domain Clock Skew Optimization (2011)
  • 著者名/発表者名: Keisuke Inoue, Mineo Kaneko
  • 学会等名: 電子情報通信学会 VLSI 設計技術研究会
  • 発表場所: 福島県会津市
  • 年月日: 2011-09-27
• [学会発表] タイミングテストを利用するLSI 製造後スキュー調整アルゴリズム (2011)
  • 著者名/発表者名: 李健, 金子峰雄
  • 学会等名: 電子情報通信学会 基礎・境界ソサイエティ大会
  • 発表場所: 北海道札幌市
  • 年月日: 2011-09-16
• [学会発表] On the NP-Hardness of Minimum-Period Register Binding (2011)
  • 著者名/発表者名: Keisuke Inoue, Mineo Kaneko
  • 学会等名: 電子情報通信学会 基礎・境界ソサイエティ大会
  • 発表場所: 北海道札幌市
  • 年月日: 2011-09-15
• [学会発表] Operation Scheduling Considering Time Borrowing for High-Performance Latch Based Circuits (2011)
  • 著者名/発表者名: Keisuke Inoue, Mineo Kaneko
  • 学会等名: Proceedings of 9th IEEE International NEW Circuits and System Conference (NEWCAS 2011)
  • 発表場所: Bordeaux,France
  • 年月日: 2011-06-28
• [学会発表] Variable-Duty-Cycle Scheduling in Double Edge Triggered Flip-Flop-Based High-Level Synthesis (2011)
  • 著者名/発表者名: Keisuke Inoue, Mineo Kaneko
  • 学会等名: Proceedings of IEEE International Symposium on Circuits and Systems (ISCAS)
  • 発表場所: Rio de Janeiro, Brazil
  • 年月日: 2011-05-15
• [学会発表] Ordered Coloring-Based Resource Binding for Datapaths with Improved Skew Adjustability (2011)
  • 著者名/発表者名: Mineo Kaneko, Keisuke Inoue
  • 学会等名: Proceedings of ACM Great Lakes Symposium on VLSI (GLSVLSI 2011)
  • 発表場所: Lausanne, Switzerland
  • 年月日: 2011-05-04
• [学会発表] A Complete Framework of Simultaneous Functional Unit and Register Binding with Skew Scheduling (2011)
  • 著者名/発表者名: Mineo Kaneko
  • 学会等名: Proceedings of International Symposium on Quality Electronic Design (ISQED), IEEE Catalog No. CFP11250-CDR
  • 発表場所: Santa Clara, CA, USA
  • 年月日: 2011-03-15
• [学会発表] 速度性能とタイミングスキュー調整特性に優れたデータパスの合成手法 (2011)
  • 著者名/発表者名: 党羽, 金子峰雄
  • 学会等名: 電子情報通信学会 VLSI 設計技術研究会
  • 発表場所: 沖縄県那覇市
  • 年月日: 2011-03-02
• [学会発表] Optimal Register Assignment with Minimum-Delay Compensation for Latch-Based Design (2010)
  • 著者名/発表者名: Keisuke Inoue, Mineo Kaneko
  • 学会等名: Proceedings of 2010 IEEE Asia Pacific Conference on Circuits and Systems
  • 発表場所: Kuala Lumpur, Malaysia
  • 年月日: 2010-12-06
• [学会発表] An Approach to Test Scheduling for Asynchronous On-Chip Interconnects Using Integer Programming (2010)
  • 著者名/発表者名: Tsuyoshi Iwagaki, Eiri Takeda, Mineo Kaneko
  • 学会等名: Proceedings of IEEE Eleventh Workshop on RTL and High Level Testing (WRTLT'10)
  • 発表場所: Shanghai, P.R. China
  • 年月日: 2010-12-05
• [学会発表] ILP Approach to Extended Ordered Coloring for Skew Adjustably-Aware Resource Binding (2010)
  • 著者名/発表者名: Mineo Kaneko
  • 学会等名: 電子情報通信学会 VLSI 設計技術研究会
  • 発表場所: 福岡県福岡市
  • 年月日: 2010-12-01
• [学会発表] Ordered Coloring for Skew Adjustability-Aware Resource Binding (2010)
  • 著者名/発表者名: Mineo Kaneko
  • 学会等名: 電子情報通信学会 VLD 研究会
  • 発表場所: 京都府京都市
  • 年月日: 2010-09-27
• [学会発表] 耐遅延変動データパス合成における性能を考慮した可変式順序制約付レジスタ割り当て (2010)
  • 著者名/発表者名: 井上恵介,金子峰雄
  • 学会等名: 情報処理学会 DA シンポジウム
  • 発表場所: 愛知県豊橋市
  • 年月日: 2010-09-03