研究課題
1.低電圧動作に適している薄い埋め込み酸化膜層を持つシリコンナノフィルムトランジスタについて、その特性をより詳細に評価する手法の開発に取り組み下記の結果を得た。(1)SiO_2をゲート酸化膜とするMOSFErの移動度は、実効電界(E_<eff>)と言われるパラメーターで整理するとユニバーサルな値をとる。しかし、ナノフィルムトランジスタや薄い埋め込み酸化膜層を持つ構造、またバックバイアスを印加した場合、E_<eff>を正確に求める方法はなかった。そこで、キャリア濃度とゲート電圧の特性を用いて、E_<eff>の定義に戻りより正確に求める方法を開発した。これにより、移動度変化のメカニズムをよりユニバーサルな値と比べて議論する事が可能となった。また、この手法は次世代の素子として有望であるFINFETにも適用する事が可能で今後の微細素子開発に有益である。(2)シリコンナノフィルムトランジスタを簡便に評価する方法として、Pseudo-MOS法がある。しかしこの手法で評価した移動度と、通常のMOSFET構造で評価した移動度の関係は明らかではなかった。そこで、Split-CV法をPseudo-MOS法に適用し、比較するための実験を行った。Split-CV法によって得られた結果の正当性について解析中であるが、現在のところかなりより一致を示している。2.ホール移動度の高い(110)面を(100)面に混載してトランジスタに利用するためのプロセスとその問題点について調べた。昨年度、シリコンをイオン注入しアモルファス化しその後再結晶化させた20nm膜厚の(110)面シリコンフィルムトランジスタにおいて電気特性を調べ、チャネル方向が<110>に対し0、45、90度、いずれの場合にも電気特性上プロセスに起因した劣化が生じていない事を明らかにしている。しかし、本来移動度の高いはずの0度に対しては、短チャネルになると特性が劣化する結果を得た。寄生抵抗を詳細に評価する事によって、他のチャネル方向に比べて(110)面では<110>方向の寄生抵抗が著しく上昇している事が明らかになった。
すべて 2012 2011
すべて 雑誌論文 (2件) (うち査読あり 2件) 学会発表 (5件)
IEEE Electron Device Letters
巻: 33 ページ: 348-350
IEEE Digital Library, EDSSC Proceedings
ページ: 1-2
IEEE-Digital Library978-1-4577-1997-4,978-1-4577-1998-1
