| 研究概要 |
本研究はCMOSロードマップの更なる延長を目指して，量子補正モンテカルロ(MC)シミュレーションにより(1)ドレイン電流の増加，(2)リーク電流の低減，(3)チャネル制御性の向上，(4)特性ばらつきの抑制の観点から,ナローおよびワイドバンドギャップIII-V族化合物半導体のロジックデバイスへの適合性を理論的に検討し，ポストSiデバイスとして真に有望なチャネル材料および構造を明らかにすることを目的とする。
最終年度である平成24年度はこれまでのチャネル材料の検討結果を非プレーナ型MOSFET構造に展開し，課題(1)，(2)，(3)の観点から総合的な検討を行い，どの材料および構造が真に有望であるかを明らかにすることを目標とした。課題(4)は材料および構造の選択とは概ね別課題であるため，研究資源を課題(1)，(2)，(3)に集中させた。量子補正モンテカルロ(MC)シミュレータの高度化は本研究後の展開を見据え継続して行った。
チャネル材料と構造を変えてDG-MOSFETの特性を解析した。InGaAsは有効質量が小さいために注入速度が大きいが，ドレイン領域からの跳ね返りによりボトルネック速度が減少し，かつゲート容量が小さいために電子濃度が低い。GaAsはΓ-L谷間のエネルギーが小さいためにL谷内の伝導が起こり，かつドレイン領域からの跳ね返りも促進される。InPは有効質量が大きいために注入速度は小さいがドレイン領域からの跳ね返りが起こり難く，逆にゲート容量が大きいために電子濃度が高い。結果として，InPでより大きいドレイン電流が得られることを明らかにした。またそれぞれのチャネル材料についてキャリア輸送モデルを提案した。一方ドレイン領域からの跳ね返りは，ドレイン拡張領域を短くするほど，高エネルギー電子がドレイン領域に拡散するために，減少することを明らかにした。
|
