| 研究概要 |
本年度は3相複素フィルタの回路構成法について以下の項目を検討した.
1. 従来1入力1出力の回路についてのみ定義されていた相対素子感度の概念を,3相を含む多相交流回路に対して拡張した.多相交流信号を構成する対称成分に対する相対素子感度の計算法を提案し,既存の回路シミュレータでその計算を可能にする方法も示した.その結果,単にある端子の電圧が内部素子値の変動によってどう変化するかではなく,多相交流信号を構成する対称成分がどう変動するかを調べなければ適切な相対素子感度が得られないことを明らかにした.
2. これまでに提案されている周波数シフト法による3相複素フィルタの構成法(ジャイレータを用いる方法,タウ-トーマス回路を用いる方法,複素リープフログ回路を用いる方法)を対称成分に対する応答の観点から比較し,ジャイレータを用いる方法では信号処理の上からは抑圧すべき零相成分が全く抑圧されないので,応用上好ましくないことを明らかにした.
3. 3相信号増幅用の低電圧動作OTAの回路構成を検討し,CMOSインバータを用いた構成によって,電源電圧約0.5Vまで動作するというシミュレーション結果を得た.
以上の結果より,零相信号成分を抑圧することのできる3相複素フィルタを0.5V動作で実現できる見通しを得た.そのフィルタ回路について概略設計を行った.
|
