| 研究概要 |
電源から回路に流れる電源電流を測定し回路を検査する検査法は「電流テスト法」と呼ばれている。本研究ではSoC(System-on-Chip)内に作られている,出力にオペアンプ回路を伴うDA変換器を検査対象回路とし,その電流テスト法とその検査を容易とする「検査容易化設計法」の開発を目的としている。
本研究での検査対象故障はその回路内の断線および短絡故障で,現在のIC製造時に最も発生しやすく,また既存の検査法では発見が難しい故障である。その故障を高い検出率で出力電圧値を測定せずに発見することを可能にするDA変換器の設計法の開発を本研究では目指しそいる。
DA変換器として種々のものが存在するが,SoC内では抵抗ストリング型DA変換器が多用されている。平成22年衷はそのDA変換器の検査容易か設計法を開発し,回路シミュレーションでその検査容易性を評価した。しかしそこでの評価は非常に低速な検査速度での検査を仮定しており,現実の検査工程で行われる検査速度で検査した場合の検査能力は評価されていない。そこで平成23年度は実際の検査時でのそのDA変換器の検査容易性の評価を行い,検査法を工未することで低速検査時と同じ検査能力が得られることを明らかにした。その結果は国際会議ITC-CSCC2012で発表した。
また2進木構造の抵抗ストリング型DA変換器以外にデコーダを用いた抵抗ストリング型DA変換器もAV機器用ICや計測器用IC等で多用されている。そこで,平成23年度はそのDA変換器用の電流テスト容易化設計法を開発し,その検査容易性を回路シミュレーションにより評価した。その結果,そのタイプのDA変換器においても本研究のアプローチが適用できること,および高い検査能力をもつDA変換器の開発が行えることを明らかにした。その結果は国際会議ISCIT2011と国内学会で発表した。
|
