| 研究概要 |
平成22年度は,上記目的の1および2に関連して,下記2項目の研究を実施した.
(a)冪乗剰余演算プロセッサアーキテクチャの設計
RSA暗号の中心的な演算である冪乗剰余演算に特化したプロセッサアーキテクチャを設計した.冪乗剰余演算アルゴリズムには,小面積で効率的な実装が可能なバイナリ法を用いた.また,各乗剰余算と自乗剰余算には除算を用いることなく加算とシフト演算のみで同演算を実現可能なモンゴメリ乗算アルゴリズムを採用した.特に,入力が1024ビット以上となるRSA暗号のため,入力語長を8～128ビットのワードに分割する高基数モンゴメリ乗算に基づくプロセッサアーキテクチャを設計した.これにより,スケーラビリティと回路効率の大幅な向上を図った.また,設計したアーキテクチャの演算性能を明らかにするため,従来のCMOSセルライブラリを用いた合成を実施し,その演算速度や消費電力を評価した.
(b)MV-CML/CMOS混載回路の設計フローの開発
開発する暗号プロセッサでは,主要コンポーネントとなる演算回路部分をMV-CML回路で構成し,それ以外の部分を従来のCMOS回路で構成する.本年度は,このようなMV-CML/CMOS混載回路を2値・多値融合論理システムととらえ,その設計ツールを開発した.まず,本申請者らが提案するハードウェアアルゴリズム記述言語ARITHおよび合成用データ構造CTD(Counter Tree Diagram)を用いた上位設計フローを開発した,さらに,下位設計のため,MV-CML回路の物理モデルとセルレイアウトを組み込んだライブラリを開発した.それらを統合することで回路設計フローを開発した.
|
