|
H22年度においては、基板貼りあわせを用いたIII-V-OI基板の作製プロセスの改善を行った。これまで酸素プラズマによる表面処理後に基板貼りあわせを行っていた。しかし、酸素プラズマンによるInGaAsP層へのダメージがあり、また貼り合わせ強度自身も充分に強くなかった。そこで、原子層堆積法(ALD)を用いたAl2O3膜を介した基板貼り合わせ技術の研究開発を進めた。これにより酸素プラズマ処理を用いずに、従来よりも数倍貼り合わせ強度の大きい基板貼り合わせを実現することに成功した。また酸素プラズマを用いず、Al2O3でInGaAsPをパッシベーションすることで、より低ダメージに基板貼り合わせを実現した。またAl2O3を介した貼り合わせにより、貼り合わせ基板の耐熱性が向上し、結果600度の高温プロセスに耐えるIII-V-OI基板を実現することに成功した。これにより既存CMOSプロセスを用いることが可能になった。改善した貼り合わせプロセスを用いてIII-V-OI基板を用いて、フォトニックワイヤー導波路の作製を進めた結果、直線損失が従来の半分程度の軽減することがわかり、基板貼り合わせの低ダメージ化が有効であることが分かった。また、フォトニックワイヤー導波路に高効率に光を入出力するためのグレーティングカプラの作製を行った。EB直描によりグレーティングを作製した後、導波路を形成してグレーティングカプラを作製した。試料斜め上から光入出力可能な測定系を構築後、光ファイバーへの結合実験を行った。この結果、光ファイバとの結合損失は5dBと良好な特性を得ることに成功し、III-V-OI上でグレーティングカプラの動作実証に成功した。
|
