研究課題
(1) III-V-OI基板形成 平成23年度においては、貼り合わせ基板の耐熱性に関する研究を進めた。貼り合わせ基板を高温で加熱した後、貼り合わせ層のフォトルミネッセンスを詳細に評価することで、600度程度の耐熱性があることを明らかにした。また加熱時の劣化要因として、化合物半導体とSi基板の熱膨張係数差が考えられることを、数値計算等を用いた解析により明らかにした。また、アクティブ／パッシブ光素子集積化実現に向けた研究を進めた。貼り合わせ用基板においても、量子井戸活性層へのイオン注入を利用した量子井戸インタミキシングを利用して、発光波長のシフトが可能であることを明らかにした。(2) CMOSコンパチブル微細プロセス技術 平成23年度においては、イオン注入法を用いて貼り合わせ基板上に横方向PIN接合構造を形成するための研究を進めた。N型ドーピングとしてSi、P型ドーピングとしてBeをそれぞれイオン注入し、600度でRTAすることで、良好なPIN接合が形成可能であることを明らかにした。(3) III-V細線導波路光素子 平成23年度においては、導波路損失低減に向けた研究をすすめた。電子顕微鏡等で解析により導波路側壁ラフネスによる導波損失が大きいことを明らかにし、DUVリソグラフィーやドライエッチング条件の最適化により導波損失が低減可能であることを明らかにした。またMMIカプラを実際に作製し、良好な動作が得られることを実証した。(4) III-V CMOS集積化 平成23年度においては、III-V-OI基板上にInGaAs MOSFETを集積化するためのプロセスの研究を進めた。NiとInGaAsとの合金をS/Dとして用いることで、貼り合わせ基板上で良好なInGaAs MOSFET動作を得ることに成功した。
2: おおむね順調に進展している
貼り合わせで作製したIII-V-OI基板の耐熱性について明らかにすることで、Siプロセスで一般的なイオン注入を用いた接合形成が可能であることを分かり、様々なアクティブデバイスが実現可能であることが判明し、今後の素子作製に向けた大きな進展を得ることに成功した。また細線導波路の導波損失の要因を一つずつ明らかにすることで、導波損失は着実に低減しており、これにより良好なMMIカプラの動作を実証することに成功するなど、より複雑なアクティブデバイス実現に向けた道筋を明らかにすることに成功した。貼り合わせ基板上に自己整合プロセスと用いたInGaAs MOSFETを作製して、良好な動作実証を得ることにも成功しており、光電子集積回路実現に向けた研究は順調に進展している。
貼り合わせ基板において、加熱時におけるボイドに発生要因を明らかにすることが今後の課題となる。貼り合わせ条件により、ボイドに発生密度を詳細に解析することで、ボイドの発生要因を明らかにするとともに、ボイドを発生させない貼り合わせプロセスを確立することを目指す。またイオン注入法による接合形成手法を用いて、貼り合わせ基板上に細線導波路を用いた電流駆動型光スイッチを世界で初めて実証することを目指す。これによりSiフォトニクスに対するIII-V CMOSフォトニクスプラットフォーム技術の優位性を実験的に明らかにすることが目標となる。また貼り合わせ基板上のInGaAs MOSFETについても、より高性能化を目指した研究を進めることで、極めて性能の高い電子回路を一体集積可能であることを明らかにすることを目指す。
すべて 2012 2011 その他
すべて 雑誌論文 (2件) (うち査読あり 2件) 学会発表 (6件) (うち招待講演 2件) 備考 (1件)
Appl. Phys. Express
巻: 5 ページ: 014201
10.1143/APEX.5.014201
巻: 4 ページ: 114201
10.1143/APEX.4.114201
