| 研究概要 |
本研究の臼的を達成するために,以下の3つのサブテーマを設定し研究を遂行している.
(a)TSV実装技術の調査とTSVの電気特性解析・モデル化,
(b)3次元積層のための回路分割手法の確立
(c)細粒度三次元LSI積層技術を用いた算術演算回路の設計指針の検討
平成22年は(a)のTSVの解析・モデル化,および,(b)3次元積層の為の回路分割手法の開発に取り組み,本研究の基礎となる要素技術の検討,基本算術演算回路の設計を行った.
(a)に関しては,最新のTSV加工技術の研究・開発状況を調査し,これに基づき,これまで実現されてきたTSV,将来に実現可能になることが予想されるTSVの電気的特性を明らかに,SPICEシミュレーションにより評価を行った.また,(b)に関しては,整数加算回路,乗算回路を対象とした回路分割手法の検討を行った.最初に,演算回路の論理深度に基づく分割手法,入力信号分割による分割手法に関する検討を行った.これらの検討の結果,既存のTSVのRC遅延は,論理素子間を結ぶ微細な配線と比較して非常に大きいことから,クリティカルパス上にTSVを挿入することによって,最大遅延時間が増加する可能性があることを確認した.この結果に基づき,クリティカルパスを同一レイヤに配置する回路分割手法を提案し,その有効性を明らかにした.さらに,3次元積層技術の適用範囲の拡大を目的に,演算回路のみならならず,3次元積層技術をもちいたマルチベクトルプロセッサのアーキテクチャ設計の検討も行った.これらの成果を2件の国際会議論文,2件の研究会報告として発表した.
|
