研究概要 |
本研究の目的は, 細粒度3次元LSI積層による高性能・低消費電力算術演算回路の設計手法を構築することである.具体的には, 将来の3次元算術演算回路の設計早期段階における3次元積層のための演算回路の分割方針・手法を明らかにすると共に, 3次元積層技術の潜在能力を十分に引き出すべく, 垂直式貫通配線(以下, Through Silocon Via:TSV)を適材適所に用いることで, 分割した組み合わせ論理回路を積層する細流度3次元LSI積層技術に基づく高性能算術演算回路の実現とその設計指針の明確化を試みる.
|