|
プロセッサの性能向上を維持するため，チップに複数のプロセッサコアを集積し，スレッドレベルの並列性を活用してスループットの向上を狙うマルチコアプロセッサが注目されている．
市場では2個から8個程度のコアを搭載するマルチコアプロセッサが普及している．また，半導体技術の進歩により，今後も，チップに搭載されるコアの数は増加していくと予想されており，1つのチップに数十個あるいは数百個のコアを搭載するメニーコアプロセッサの性能を引き出す研究が必要とされている．
本研究では，そのようなメニーコアプロセッサの高性能化を目指すコア融合アーキテクチャの開発に取り組んだ．
平成24年度は、FPGAをターゲットとして，コア融合アーキテクチャ（CoreSymphonyアーキテクチャ）のバックエンド部分のハードウェア実装をおこなった．また，前年度までに実装したフロントエンド部分とバックエンド部分を結合して，プロセッサ全体として動作することを検証した．
このプロセッサを大規模のFPGAボードをターゲットとして論理合成し，サンプルアプリケーションを動作させて，その論理の検証をおこなった．また，実装したコア融合プロセッサの動作速度およびハードウェアの複雑さを詳細に評価し，コア融合アーキテクチャの有用性および実現可能性を示すことができた．
|
