• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2011 年度 実績報告書

LSIの多様な要求品質に対応できる数理計画的アプローチによる体系的なテスト生成法

研究課題

研究課題/領域番号 22700049
研究機関北陸先端科学技術大学院大学

研究代表者

岩垣 剛  北陸先端科学技術大学院大学, 情報科学研究科, 助教 (00397845)

キーワードテスト生成 / ホールド違反 / 消費電力 / 整数計画問題 / 充足可能性問題 / 解の再利用 / インスタンスの類似度 / 変数割当て順序
研究概要

平成23年度は,1.遅延ばらつきによるホールド違反検出のためのテスト生成,2.充足可能性問題に基づくテスト生成の高速化,の二つの課題に取り組み,以下の成果を得た.
課題1では,近年の微細化された大規模集積回路(LSI)で特に問題視されている遅延ばらつきによるホールド違反に対するテスト生成法を議論した.その中で,テスト時に消費される過度な電力によってホールド違反が見逃される可能性があることを示唆し,それを回避するための消費電力制約付テスト生成問題を整数計画問題としてモデル化した.これにより,ホールド違反のテスト品質が高まり,LSIの信頼性を向上させることが可能となる.しかしながら,消費電力制約付テスト生成問題が通常のテスト生成問題よりも解くのが難しい(テスト生成に時間がかかる)ことが予備実験により明らかになったため,今後,処理の高速化の議論が必要である.
課題2では,整数計画問題(特に,すべて変数が2値の値をとる0-1整数計画問題)と密接に関係する充足可能性問題(SAT)に基づいたテスト生成の高速化について議論をおこなった.提案するテスト生成法では,ある故障に対するテストパターン(SATのインスタンスの解)が他の故障に対するテストパターンを生成する際に再利用される.解の再利用により,SATのインスタンスを一から解く場合と比べて処理の高速化が期待できる.提案手法では,解の再利用を成功しやすくするために,1.各インスタンスペアに対して類似度を定義し,類似度の合計が極大になるようにインスタンスを並び替える,2.過去の解の再利用状況(履歴)を考慮し,現在のインスタンスに対する変数割当て順序を決定する,の二つの前処理を導入することによって,テスト生成の高速化に成功した.この成果は,今後,複数の整数計画問題を効率的に解くための足掛かりになると期待する.

現在までの達成度 (区分)
現在までの達成度 (区分)

3: やや遅れている

理由

平成23年度の目標の一つである「テストパターン数の最小化」を達成できなかったため,(3)と判断した.しかし,その目標に向けた基礎的な考察(整数計画問題への定式化)は既におこなっており,平成24年度の早い段階でやや遅れている研究の進捗状況を取り戻せると考えている.

今後の研究の推進方策

平成23年度において議論が不十分だった点を平成24年度(次年度)の始めに考察する.具体的には,テストパターン数を最小化するための整数計画モデルを複雑度(変数の数制約の数)の観点で理論的に評価するとともに,モデル化の有効性を実験的に評価する.また,計算量削減の観点から,ヒューリスティック解法についても考察し,テストパターン数と計算時間の関係を実験的に評価する.以上のことに加え,次年度における新たな目標にも取り組む.次年度は研究最終年度に当たることから,研究期間内に明らかにできたこと・できなかったこと,今後の課題等を整理し,研究を総括する.

  • 研究成果

    (5件)

すべて 2012 2011

すべて 雑誌論文 (1件) (うち査読あり 1件) 学会発表 (4件)

  • [雑誌論文] Fiexible test scheduling for an asynchronous on-chip interconnect through special data transfer2011

    • 著者名/発表者名
      Tsuyoshi Iwagaki
    • 雑誌名

      IEICE Trans.on Fundamentals

      巻: E94-A ページ: 2563-2570

    • 査読あり
  • [学会発表] A technique for SAT-based test generation through history of reusing solutions2012

    • 著者名/発表者名
      Kenji Ueda
    • 学会等名
      17th Workshop on Synthesis and System Integration of Mixed Information Technologies
    • 発表場所
      ビーコンプラザ(大分)
    • 年月日
      2012-03-08
  • [学会発表] An approach to hardware SAT solvers for test generation based on instance similarity2011

    • 著者名/発表者名
      Tsuyoshi Iwagaki
    • 学会等名
      12th IEEE Workshop on RTL and High Level Testing
    • 発表場所
      MNIT Jaipur, India
    • 年月日
      2011-11-26
  • [学会発表] Power-constrained test generation for hold-time faults using integer linear programming2011

    • 著者名/発表者名
      Tsuyoshi Iwagaki
    • 学会等名
      4th IEEE International Workshop on Impact of Low-Power Design on Test and Reliability
    • 発表場所
      Gloshaugen Campus, Trondheim, Norway
    • 年月日
      2011-05-27
  • [学会発表] Indirect detection of clock skew induced hold-time violations on functional paths using scan shift operations2011

    • 著者名/発表者名
      Tsuyoshi Iwagaki
    • 学会等名
      14th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems
    • 発表場所
      Lindner Congress Hotel, Cottbus, Germany
    • 年月日
      2011-04-13

URL: 

公開日: 2013-06-26  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi