| 研究課題/領域番号 |
22700054
|
|---|
| 研究機関 | 大分大学 |
|---|
研究代表者 |
大竹 哲史 大分大学, 工学部, 准教授 (20314528)
|
|---|
| キーワード | VLSIテスト技術 / 遅延故障テスト / 通常消費電力 / テスト生成制約 / レジスタ転送レベル |
|---|
| 研究概要 |
近年、VLSI(超大規模集積回路)の微細化・高速化に伴うトランジスタの遅延ばらつきが大きくなっており、生産テストにおける動作タイミングの正確性を保証する遅延テストが不可欠になっている。遅延は動作時の温度や電圧などにより変動するため、そのVLSIが実際に使われる温度や電力消費状況を考慮しなければ正確なテストはできない。
本研究では、通常動作状況をテスト制約として抽出し、これを用いて高精度な遅延テストを実現することを目的とする。高精度遅延テストは、(1)VLSIの用途に依存しないテストと、(2)用途を考慮したテストの2段階で行うことを考える。本年度は、(1)を実現するためのテスト時の通常動作状況への制約方法として、昨年度に引き続きテスト生成ツールが生成するテスト系列に対するソフトウェア制約を用いる方法を検討した。また、ハードウェア制約についても検討した。特にハードウェア制約については、平成24～25年度に予定している組込み自己テスト(BIST)のための機構を先行して検討した。本年度の主な成果を以下に示す。
1.ソフトウェア制約:機能的制約として、レジスタ転送レベルから通常動作で転送可能なデータの値域をテスト生成に反映する方法を提案した。本成果は国際会議で発表した。
2.ハードウェア制約(部分スキャン設計):非同期式回路は遅延変動に耐性があるため、同期式設計における製造ばらつきや劣化などの問題解決する1つの設計手法と考えられている。非同期式回路の部分スキャン設計法を提案し、通常動作と同様の入力系列にてテストを行う手法を提案した。本成果は国内研究会で発表した。
3.ハードウェア制約(BIST):回路温度を制御する機構を提案した。具体的には、スキャンフリップフロップの組合せ回路への出力にマスク回路を挿入し、回路温度を空間的・時間的に均一にするマスク回路の有効化・無効化の制御スケジュールを決定する手法を提案した。本成果は国内研究会で発表した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
これまでに、当初の予定通りソフトウェア制約を用いたテスト生成のためのフレームワーク、ゲートレベル/レジスタ転送レベルからの機能的制約の生成法を確立した。部分スキャン設計技術を用いたハードウェア制約については、当初予定していなかった非同期式回路を対象にしたものであるため、これについては本年度の目標を達成できたとはいえないが、ハードウェア制約に基づく組込自己テストについてのアイディアを得たため当初の予定から先行して手法を確立した。本年度の成果としては一部達成できていないものがあるが、本研究全体の目的の達成度合いとしては2年度分の成果となっており、概ね順調に進展していると考えられる。
|
| 今後の研究の推進方策 |
来年度よりVLSIの用途を考慮したテストのための制約抽出を予定している。「VLSIの用途」の表現手法としてトランザクション・レベル・モデル(TLM)を用いることを考えている。今年度は、TLMに関する調査を行い、大手EDAツールベンダーでもその利用が進んでいることを確認した。しかしながら、回路サンプルとそれに対応するTLMを対で入手することは難しいと考えられる。そのため、TLMにより具体的な制約を得られた場合に対応できるように、ソフトウェア制約においては、用途に対する任意の制約に対応可能なフレキシビリティを持ったテスト生成の仕組みや、ハードウェア制約においては、複数の用途に対応する回路状況をテスト時にも再現できるフレキシビリティを持った機構を実現する。
|
