| 研究概要 |
1動的再構成ハードウェアの実験システムを拡充し,再構成に必要な電力を見積もりだけではなく実際に測定する実験環境の構成を検討し構築した.妥当性を検証するために,いくつかのアプリケーションについて,異なる方式の回路を動作させその電力差を測定した.この結果,アプリケーション動作への悪影響なしに,妥当な測定が可能であることを確認した.
2評価用アプリケーションを幅広く蓄積する観点から,既に取り組んでいる画像パターン処理や有限体演算に加えて,浮動小数点演算を用いるアプリケーションについても実装を検討した,実対象三重対角行列の固有値算出アルゴリズムでは,二分法をベースとした手法を実装することで,GPUに比べて11.6倍ほど電力効率を改善できる見通しを得た.また,連立方程式ソルバの実装も行い,3W程度の消費電力で画像への楕円当てはめ処理を1秒間に1億回程度実行できることを示した.
3動的再構成の効率を向上させるためには,再構成時の共通データパスをなるべく大きくすることが必要である.そこで,複数のデータパスを類似度に基づいて分類し,同じクラスタに分類されたデータバスについて共通部分を共有化する手法について研究を進めた,特にk-means法における類似度判断パラメータの種類や組合せについて検討し,既存の手法に比べて処理時間を2時間あまり短縮したうえ,生成されるデータパスの最大動作周波数も31%ほど改善できることを示した.
4動的再構成の適用範囲や適用形態をより拡大する観点から,新しいFPGAの動的部分再構成手法の構築にも取り組んだ.FPGAのチップ上の特定のルックアップテーブルのみを選択的に再構成する手法を新たに開発し,実際の実験システムの上で正しく動作することを検証した.この結果,FPGAの外部機能を全く使うことなく,1マイクロ秒程度で動的部分再構成が行えることを確認した.
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
1: 当初の計画以上に進展している
理由
動的再構成の電力効果を測定する為の実験環境の構築と検証,評価用アプリケーションの蓄積,動的再構成を有効化するため設計手法の開発とも順調に成果をあげている.さらに,新たに超細粒度の動的部分再構成手法の開発にも成功し,当初計画に比べてより幅の広い実験が可能となっている.
|
| 今後の研究の推進方策 |
平成24年度が本研究課題の最終年度となるため,これまでに整備してきた実験環境,評価用アプリケーション,動的再構成用設計手法を組み合わせて様々な評価実験を行い,低消費電力の観点から,望ましい動的再構成の空間的・時間的粒度について明らかにしてゆく.また,今後の再構成可能アーキテクチャが備えるべき特性などを整理し,今後の研究課題についても考察する.これらの研究を通じて得られた成果については,積極的に学会等で発表していく予定である.
|
