| 研究概要 |
バックゲート組込み型ナノブリッジ電極の作製に向けた、分子サイズ(サブナノメートルスケール)電極ギャップの形成手法を開発した。まず、シリコン基板上に電子線描画法を用いてマイクロ接合をパターニングした。その後、RFスパッタによる金属蒸着及びリフトオフプロセスにより、幅100ナノメートルの狭窄部を有する金マイクロ接合を作製した。電極ギャップ作製のために、まず、室温・真空中で金マイクロ接合に通電し、狭窄部にエレクトロマイグレーションを誘起させた。その際、試料に印加する電圧は、接合抵抗値を指標としたフィードバック制御を行った。この手法を用いて、接合抵抗値が1000Ω以上になるまで接合を狭窄させた。こうして形成される金原子サイズ接合を室温・一定電圧下で自発的に破断させた。この自己破断プロセス過程では、接合コンダクタンスがステップ状に低下する現象が観察された。以上のプロセスを用いることで、1-0.5ナノメートルサイズの金電極ギャップが25%以上の歩留まりで作製することに成功した。
上記の手法により作製したサブナノギャップ電極を用いて、直径約0,8ナノメートルのフラーレン分子を対象に、電極間の電流計測による単分子検出を行った。その結果、金電極間に単一フラーレン分子が架橋したことを示唆するシグナルが観測され、このことから、今回開発した電極ギャップ作製手法が、単分子接合の作製に応用できるものであることを確認した。
|
