|
本研究は、分子線エピタキシー(MBE)による(110)マスク基板上の選択成長を利用したInAsナノワイヤ(NW)の基板面内並列形成と、さらにプレーナー型リソグラフィーを利用した平面型並列NW電界効果トランジスタ(NW-FET)の試作を目指すものである。InAsによる高い伝導性・NW並列化による高い駆動能力や低減された寄生容量および量子揺らぎの抑制・NW方向と外場方向との整合可能性などの特長を活かしてInAs-NW-FETの真性特性やInAs-NW中の電子・スピン輸送特性の解明を進め、ナノデバイス物理の理解およびナノデバイスの高性能化・集積化の端緒とすることがねらいである。
本年度はまず、(110)マスク基板面内に形成した並列NWに、通常の電子線リソグラフィーを用いてオーミックコンタクト形成およびゲートスタックを行い、NW-FETを試作した。オーミックコンタクトにはノンアロイTi/Au電極、ゲートスタックには原子層堆積Al_2O_3膜上のTi/Au電極を採用し、ゲート構造は位置合わせの際にマージンが取りやすいオーバーラップ型とした。
続いて、室温におけるNW-FETのDC特性を評価した。その結果、オフ特性は得られなかったもののゲート変調可能なことを確認し、出力特性においてV_G=0VおよびV_D=1Vの条件にて2.3A/mmの電流を、また伝達特性においてV_D=0.1Vの条件にて4.9mS/mmの最大相互コンダクタンスをそれぞれ確認した。これらの値は、先行研究の最高値には及ばず、NW形成およびゲートスタックの改善の必要性を示唆している。
さらに、2.0-300Kにおける移動度の温度依存性や極低温における磁気伝導度を評価した。その結果、移動度は150-200cm^2/Vsと測定範囲でほとんど温度依存性を示さないこと、また磁気伝導度から伝導電子のスピン軌道結合の存在をそれぞれ確認した。
|
