| 研究課題/領域番号 |
22H00515
|
|---|
| 研究機関 | 奈良先端科学技術大学院大学 |
|---|
研究代表者 |
中島 康彦 奈良先端科学技術大学院大学, 先端科学技術研究科, 教授 (00314170)
|
|---|
| 研究分担者 |
ZHANG Renyuan 奈良先端科学技術大学院大学, 先端科学技術研究科, 准教授 (00709131)
木村 睦 奈良先端科学技術大学院大学, 先端科学技術研究科, 客員教授 (60368032)
|
|---|
| 研究期間 (年度) |
2022-04-01 – 2026-03-31
|
| キーワード | CGRA / マルチレベルパイプライン / 確率的デジタル演算 / スパイクコーディング / 確率的多入力積和演算 / 可変容量素子 |
|---|
| 研究実績の概要 |
【１】物理演算器数を超える長大命令列を仮想化により非分割連続実行するタンデムCGRA(担当:中島)：ZCU19EGへのIMAX2実装完了。RISCVとIMAX2を接続するシミュレータ完成。当初のタンデム構成は、IMAX2を構成する64ユニットのリング構造を2グループ相互接続する構成であった。しかし、各グループのユニット数が固定であるため、プログラム写像時に無駄が発生する。そこで、リング構造途中の任意の場所のキャッシュメモリにダブルバッファ機能を持たせることで、１つのリング構造内において可変長のタンデム構成を可能とする新たなアーキテクチャを考案した。これにより、単一リング構造を用いたLog段のFFTやソート処理等のパイプライン処理が可能となった。
【２】メモリ空間を拡張する確率的デジタル演算機構(担当:張)：スパイクコーディング方式として、確率的表現 Multi-Radix-Coding（MRC）を発案した。また、スパイクを多段入力する木構造DiaNet3.1ハードウェアを考案した。スパイクベース演算は、センサー出力を従来型デジタル演算器に渡すインタフェースとしての位置付けが適すると判断し、アプリケーションには、ElectroEncephaloGram（EEG）を用いることとした。
【３】確率的表現と可変容量素子による確率的多入力積和演算機構(担当:木村)：強誘電体薄膜とスパイク表現を組み合わせた、確率的多入力積和演算機構のHspiceシミュレーションを完了し、手書き文字認識（MNIST）に対応できる見通しを得た。また、CMOSプロセスと容量素子（CTM）を用いた、同様の積和演算回路を試作LSIの形に実装した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
当初の全体計画ごとに列挙する。
【１】物理演算器数を超える長大命令列を仮想化により非分割連続実行するタンデムCGRA(担当:中島)：CPUベースCGRA(IMAX2)の各ユニットとCPUをタンデム接続する低遅延仮想CGRAの実現に取り組む。手順は，1.ZU19EGにIMAX2実装; 2.IMAX2の各ユニットにRISCVを統合; 3.カーネルの外側をRISCVが担当することによる,CGRAの容量を超えるプログラムに対するシームレスなCGRA制御．本年度は１の完了および２のシミュレータ完成を目指した。以上の目標に対し、予定通り１，２を完了した。
【２】メモリ空間を拡張する確率的デジタル演算機構(担当:張)：疎行列圧縮表現と，確率的表現と，確率的計算を組み合わせ、多層畳み込みニューラルネットワーク，および，従来型アクセラレータでは対応できないアルゴリズムに対する確率的計算の適用可能性探索・必要精度探索・高速実装に取り組む。手順は，1. 疎行列圧縮とスパイクコーディングの融合; 2.木構造型確率的積和演算手法; 3.各種アプリケーションへの応用と評価．本年度は、１の完了を目指した。以上の目標に対し、予定通り１を完了した。
【３】確率的表現と可変容量素子による確率的多入力積和演算機構(担当:木村)：省電力近似計算のキーデバイスである強誘電体薄膜に着目する。デバイス試作・特性評価とアナログ回路シミュレーションを組み合わせて、多入力積和演算器に留まらない，グラフ探索問題等の様々なアプリケーションに応用可能なハードウェア構成方法と安定化手法の確立に取り組む。手順は，1.強誘電体薄膜向けスパイクコーディング; 2.Hspiceに依存しないデバイスシミュレータ; 3.大規模アプリケーションへの応用と評価．本年度は、１の完了を目指した。以上の目標に対し、予定通り１を完了した。
|
| 今後の研究の推進方策 |
【１】単一リング構造内でのタンデム実行（ミディアムパイプライン処理）が可能となったことから、複数のリングを接続して、異なるカーネルを同時に写像する仮想化方式（マクロパイプライニング処理）の見通しが良くなった。２年度は、大規模FPGAボード（VPK180）を用いて、マクロパイプライニングの実装を推進する。
【２】従来型確率的積和演算機構では、累算処理に、時間軸方向のスパイク蓄積演算が不可欠であった。本研究の確率的多入力デジタル積和演算機構では、Flash Computing技術（全スパイク信号の同時かつ瞬間的な観測により、一度に累算結果を推定する方法）を用いて、高速化を図る。このための表現方法として、確率的表現 Multi-Radix-Coding（MRC）を使用し、DiaNet3.1と組み合わせることで、本方式の実現を目指す。
【３】スパイクベース演算は、センサー出力を従来型デジタル演算器に渡すインタフェースとしての位置付けが適すると判断し、強誘電体薄膜とスパイク表現を組み合わせた、確率的多入力積和演算機構を用いて、Lidarから取得した点群データ処理への応用を目指す。また、CMOSプロセスと容量素子（CTM）を用いた試作LSIの納品後、様々なアプリケーションを用いた特性評価を行う。
|
