| 研究課題/領域番号 |
22K04247
|
|---|
| 研究機関 | 東北学院大学 |
|---|
研究代表者 |
原 明人 東北学院大学, 工学部, 教授 (20417398)
|
|---|
| 研究分担者 |
鈴木 仁志 東北学院大学, 工学部, 准教授 (70351319)
|
|---|
| 研究期間 (年度) |
2022-04-01 – 2025-03-31
|
| キーワード | CFET / 3次元集積 / TFT / poly-Si / poly-Ge / ガラス |
|---|
| 研究実績の概要 |
１ ガラス基板上のpoly-Ge TFTの特性改善
20 nm以下の薄膜poly-Geは、欠陥から発生した正孔を高濃度（1019 cm-3）に有するために、p-chのトランジスタを動作させるのは難しい。このような薄膜では、ジャンクションレスTFTを形成することが一つの方法である。しかし、空乏層でチャネル全体を閉じることが出来ない場合には、オフ電流は高くなってしまう。そこでpoly-Geとしてダブルゲート構造を採用する。また、SDはAlとGeの横方向元素置換を利用してSD領域の金属化（Al化）を行って寄生抵抗を低減した。これをAl-LM-SD（Aluminum induced lateral metallization SD）と呼んでいる。プロセスの最高温度は下層のTFTに熱的な悪影響を与えないように500℃で実現する。なお、poly-Ge TFTはDG構造であるが、上下のゲートは自己整合で作製している。その結果、poly-Geの膜厚15 nm程度で移動度15 cm2/Vs得ることが出来た。なお、500℃結晶化においても移動度やs.s.値は非常に悪いが、この理由は結晶粒径が小さいことに加え、界面の品質が関係していると考えている。過去の研究成果を参考にするとp-Ge (100)ウエハとSiO2の界面には高い界面電荷密度が発生し、移動度が極端に小さくなることが報告されている。従って、高性能化のためにはゲート絶縁膜の選択が不可欠である。
２．CTFTの実現
下層にTG構造を有するpoly-Si TFTを有し、上層にCu-MIC DG poly-Ge TFTからなるCTFTを実現した。なお、上層のpoly-Ge TFTは、Cu-MIC DG poly-Ge TFTであるが、DG構造はマスク合わせで形成している。歩留まりは悪いものの、電源電圧5.0 Vでインバータ動作に成功した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
CTFTの実現に成功したという点ではおおむね順調である。しかし、プロセスが複雑になるため歩留まりが低く、さらに動作の電源電圧が高い。 今後、TFT特性の改良が必要である。最終年度はトータルプロセスの改良に取り組んでいく。
|
| 今後の研究の推進方策 |
CTFTの構造を再検討する。現状では歩留まりが低い。プロセスの簡略化のためマスクの作製から再度行い、再現性を高める。更に、上層のCu-MIC poly-Ge TFTの性能が不足するため、高移動度を実現できるpoly-GeSnの導入も検討していく。
|
| 次年度使用額が生じた理由 |
大学院生の研究が1月中旬に完了した。その後、予算の使用ペースが減少したため、次年度使用予算が発生した。
来年度、薬品などの購入に使用する。
|
