研究課題
位相同期回路 (Phase-Locked-Loop: PLL) は様々な応用で必須になる重要な回路ブロックである。本研究では特にその中でも容易に低位相雑音を達成できる構造として期待されている高調波ミキサに基づいたフラクショナル型位相同期回路に取り組んだ。今年度はこの構造を活かしてリング型発振器を用いたPLLの設計、および従来手法とのより詳細な性能比較を行なった。前者について、従来のPLLで用いられるのはインダクタを用いたLC型発振器がほとんどであるが、インダクタの大きな面積によるコストの上昇や磁気的カップリングによる性能劣化などの課題がある。リング型発振器はこれらの問題の多くを解決できる一方でLC型発振器と比べてノイズが大きいため多くの場合用いることは容易でない。本研究では高調波ミキサ型の構造を補助PLLを用いたフィルタリング効果と組み合わせることで発振器のノイズを非常に効果的に抑えられる構造を実現し、リング発振器を用いても十分低いノイズを達成できることを示した。こちらのテーマは昨年度に引き続き取り組んだ物であり、より詳細な解析結果などを加えた上でその成果を国際論文誌にて発表済みである。後者の従来手法との性能比較について、本研究で扱う構造はノイズを効果的に抑えることができる一方で複数のPLLを組み合わせる必要があるため、単体のPLLと比較して本当にノイズ・電力効率が良いのかどうかが自明ではない。そこで本研究では実際のノイズ計算および消費電力の見積もりなどを行うことで高調波ミキサに基づいた構造と従来手法との性能比較を行なった。こちらの成果は先ほどのリング型発振器を用いたPLLの論文などにおいてその優位性を示すために用いた他、今後新たな高調波ミキサに基づく構造を提案する際にそれを正当化するために使用されることが期待される。
すべて 2024 2023
すべて 雑誌論文 (2件) (うち国際共著 2件、 査読あり 2件、 オープンアクセス 1件) 学会発表 (1件) (うち国際学会 1件)
IEEE Journal of Solid-State Circuits
巻: Early Access ページ: 1～14
10.1109/JSSC.2024.3353219
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
巻: In press ページ: In press
10.1587/transfun.2023GCL0002
