研究課題
(1) Ge MOS界面移動度の精密評価技術・・・MOSFETの実効移動度決定機構を明らかにするため、ホール測定用Ge nMOSFETとpMOSFETを作製し、実効移動度とホール移動度の比較を行い、特に高Ns領域で、実効移動度がホール移動度よりも大幅に低減することが分かった。この実効移動度の低下は、ゲート電圧により誘起されたキャリアが、価電子帯内および伝導帯内の界面準位に捕獲され、誘起Ns量が低下することによる起こることを明らかにした。(2) Ge MOS界面移動度の系統的評価と散乱機構の明確化・・・HfO2/Al2O3/Ge構造にECRプラズマ酸化を適用することにより、MOS界面準位密度の低いHfO2/Al2O3/GeOx/Ge MOS構造を形成できることを示した。このゲートスタック構造を用いて、0. 76 nm の極薄EOTを持つ690 cm2/Vs のピーク電子移動度をもつGe nMOSFET及び550 cm2/Vs のピーク正孔移動度をもつpMOSFETsの実証に成功した。ECRプラズマ酸化時間を増やしてGeOx層の膜厚を増大させることにより、系統的に移動度が上昇することを示した。また、室温でプラズマ酸化を行うことにより、MOS界面の平坦性を向上させることができ、高Ns領域での移動度の向上に成功した。(3) GOI MOS界面移動度の系統的評価と散乱機構およびGOI薄膜効果の明確化・・・酸化濃縮法によりGOI層の欠陥起因のキャリア濃度を低減するため、酸化濃縮プロセスを最適化し、酸化後の高温アニールを導入することにより残留キャリア濃度の低減を行った。更にこのGOI層に過酸化を施すことにより、GOI膜厚を10nmに薄膜化すると共に、pMOSFETの動作に成功した。GOI層薄膜化によって、実効正孔移動度は増加することが明らかになった。
2: おおむね順調に進展している
HfO2/Al2O3/Ge構造にECRプラズマ酸化を適用する手法を開発し、1 nm以下のEOT領域で世界最高レベルの高い移動度を実現することに成功した。また、ホール測定を用いて実効電界移動度の劣化機構を解析する手法を提案し、バンド内の界面準位が移動度低下に大きな及ぼすことを世界に先駆けて明らかにした。
バンド内界面準位低減手法の開発や(100)面以外の面方位での界面特性の最適化を進めて、より高い移動度の素子の実現を目指し、その界面移動度決定機構を散乱機構の観点から明らかにすること目指す。酸化濃縮GOIチャネルに関しては、薄膜化による移動度変調の機構を調べると共に、極薄GOI層にn+領域を形成する方法を確立して、GOI nMOSFETの性能とその移動度特性を明らかにすることを目指す。
すべて 2013 2012
すべて 雑誌論文 (4件) (うち査読あり 2件) 学会発表 (18件) (うち招待講演 10件) 図書 (1件)
IEEE Trans. Electron Devices
巻: vol.60, no.3 ページ: 927-934
10.1109/TED.2011.2176495
Appl. Phys. Lett.
巻: vol.102 ページ: 081603
10.1063/1.4794013
ECS Transaction
巻: 50 (4) ページ: 107-122
巻: 50 (9) ページ: 699-706
