• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2014 年度 実績報告書

室温動作集積単電子トランジスタと大規模CMOS回路との融合による新機能創出

研究課題

研究課題/領域番号 23246064
研究機関東京大学

研究代表者

平本 俊郎  東京大学, 生産技術研究所, 教授 (20192718)

研究期間 (年度) 2011-04-01 – 2016-03-31
キーワード半導体物性 / 大規模集積回路 / Beyond CMOS / 単電子トランジスタ / ナノワイヤトランジスタ / 特性ばらつき / MOSFET
研究実績の概要

本研究の目的は,ナノスケールの半導体構造中で新たに発現する物理現象を積極的に利用したいわゆるBeyond CMOSデバイスと,既存のCMOS回路を融合させることにより,新たな新機能を創出する新概念集積回路を実現することである.Beyond CMOSデバイスとして,本研究では室温動作のシリコン単電子トランジスタを取り上げる.また,既存のCMOS回路を構成するトランジスタとしては,シリコンナノワイヤトランジスタを選択した.もともと室温動作単電子トランジスタのチャネル構造は極細のナノワイヤトランジスタであり,単電子トランジスタとシリコンナノワイヤトランジスタは1チップ上の集積化に適している.
単電子トランジスタとシリコンナノワイヤトランジスタは同一プロセスで作製するが,CMOS回路を構成するシリコンナノワイヤトランジスタの特性ばらつきとノイズが集積化の大きな障壁となっていた.特にランダムテレグラフノイズは,ナノスケールトランジスタで振幅が大きくなるため,その抑制は必須である.ランダムテレグラフノイズのナノワイヤ幅依存性を詳細に評価した結果,ナノワイヤ幅2nmでは低い頻度ながら巨大なテレグラフノイズが観測されるものの,ナノワイヤ幅7nm程度ではノイズが抑制されることが確認された.このサイズでは特性ばらつきも抑制されることがすでにわかっている.以上の結果より,ナノワイヤ幅の最適値を7nmとし,シリコン単電子トランジスタとシリコンナノワイヤトランジスタの集積化による新機能回路実現に見通しを得た.

現在までの達成度 (段落)

27年度が最終年度であるため、記入しない。

今後の研究の推進方策

27年度が最終年度であるため、記入しない。

  • 研究成果

    (2件)

すべて 2016 2015

すべて 学会発表 (2件) (うち国際学会 2件)

  • [学会発表] Increased Drain-Induced Variability and Within-Device Variability in Extremely Narrow Silicon Nanowire MOSFETs with Width down to 2nm2016

    • 著者名/発表者名
      Tomoko Mizutani
    • 学会等名
      IEEE Silicon Nanoelectronics Workshop
    • 発表場所
      Honolulu, HI. USA
    • 年月日
      2016-06-12 – 2016-06-13
    • 国際学会
  • [学会発表] Threshold Voltage and Current Variability of Extremely Narrow Silicon Nanowire MOSFETs with Width down to 2nm2015

    • 著者名/発表者名
      T. Mizutani
    • 学会等名
      Silicon Nanoelectronics Workshop
    • 発表場所
      Rihga Royal Hotel Kyoto, Kyoto
    • 年月日
      2015-06-14 – 2015-06-14
    • 国際学会

URL: 

公開日: 2017-01-06  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi