| 研究課題/領域番号 |
23300013
|
|---|
| 研究機関 | 東京大学 |
|---|
研究代表者 |
五島 正裕 東京大学, 情報理工学(系)研究科, 准教授 (90283639)
|
|---|
| 研究分担者 |
塩谷 亮太 名古屋大学, 工学(系)研究科(研究院), 助教 (10619191)
坂井 修一 東京大学, 情報理工学(系)研究科, 教授 (50291290)
|
|---|
| 研究期間 (年度) |
2011-04-01 – 2014-03-31
|
| キーワード | 計算機アーキテクチャ / 並列処理 / SIMD / FPGA / LSI設計 / プロセッサ |
|---|
| 研究概要 |
現在，データ並列処理を指向するプロセッサにおいては，高い最大性能を達成するためにSIMD (Single-Instruction/Multiple-Data stream) が重要な役割を果たしている．しかしSIMDは，プログラマビリティの点で問題があり，ますます複雑化するアプリケーションの要求には早晩応えられなくなると考えられる．そこで本研究では，SIMD プロセッサに匹敵する最大性能と，汎用（スーパスカラ）プロセッサに匹敵するプログラマビリティを両立するデータ並列プロセッサの開発を目指す．本応募研究課題は，「プログラマビリティと最大性能を両立するベクトル・アーキテクチャの研究」（基盤研究(B)，平成20～22年度）の成果を受けて，継続・発展させるものである．先行課題では，主にシミュレーションによる提案技術の性能評価とレイアウト設計による回路面積の評価を行った．本応募研究課題では以下を行う：
1. 先行研究で行ったレイアウト設計による回路評価を継続して行う．
2. System Verilog を用いて，提案技術をすべて組み込んだプロセッサを設計する．
3. 得られた設計を FPGA に実装する．
4. LSI 試作により有効性を検証する．
前年度は 1 を完了し 2 に着手したが，「現在までの達成度」で述べるように，1 についての再評価が必要となった．2 については，継続的に実施した．
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
3: やや遅れている
理由
当初から，非レイテンシ指向レジスタ・キャッシュ・システムのレイアウト設計を行って、その回路面積と消費電力の評価を行う予定であった。平成24年9月に、このレジスタ・キャッシュ・システムのメイン・レジスタ・ファイルを多バンク化しても性能 (IPC) に対する影響が少ない可能性が指摘された。多バンク化が可能であった場合、回路面積と消費電力を大幅に削減することができる。そのため、まずシミュレーションにより性能に対する影響が少ないことを確認し、その後にレイアウト設計を行う必要がある。このシミュレーションのために6ヶ月が新たに必要になり、年度内の補助事業の完了が困難となった。
|
| 今後の研究の推進方策 |
来年度は，上記 1～3 を並行して遂行する．
|
