研究概要 |
ディペンダビリティを備えた高性能FPGAアーキテクチャに関する研究に関し,本年度における成果についてまとめる. 1.入力共有に基づく論理クラスタ構造の最適化 論理クラスタ内のローカル配線リソースの削減を目的とし,新たなクラスタ構造の探索を行った.論理クラスタ内の論理セルに入力する信号は,他の論理セルと信号共有されるケースが多い.そこで,あらかじめ入力共有を行った論理セルを用意することでローカル配線の小型化を図った. 2.ハードエラー検出手法の提案 ハードエラー検出手法の研究を行った.Wilton型スイッチブロック構造に着目したテスト手法に加えて,新たに2つのテストパタンを追加し,最良条件の場合は故障スイッチを特定することができた.しかしながら,最悪条件では故障候補スイッチの範囲を16個までしか限定することができなかった.この原因として,追加経路が検出不可能な経路およびIOB内のORA構造が挙げられる.次年度はこの2点について改良を行い,検出精度を改善する予定である. 3.ハードエラー回避手法 故障検出結果をもとにタイルレベルでの故障回避を行い,その影響を調査した.故障候補数が多いケースでは回避(回路実装)に失敗するケースが多く見られた.今後はSB故障をスイッチレベルで回避する手法を確立し,検出・回避時間,デバイス性能の影響を明らかにする.また,テスタビリティを考慮したデバイス構造の検討,ツール作成を行う.
|
現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
本研究の主要4研究項目(基本論理セルアーキテクチャの研究,高信頼化手法の研究,テスト容易化設計の研究,EDAツールの研究)に対して,本年度は3項目で具体的な成果があがり,残りの1項目も来年度にはある程度の成果が出る見込みである.
|