研究課題
確率共鳴型信号検出方式はフラッシュA/D変換器と構成が似ているため、A/D変換器として性能指数などで比較される可能性があるが、むしろ受信機構成で見られる自動利得制御(AGC)増幅器とA/D変換器の組合せを、例えば、固定利得もしくは低利得増幅器と本方式の回路の組合せで比較し、感度や入力ダイナミックレンジで比較するべきと考える。例えば、感度を向上する場合、従来技術ではAGC増幅器の利得を増加させるが、本方式では比較器の数を増加して対応できる。低電源電圧化では利得の向上が線形性の劣化に引き起こすことを考慮すると、低電源電圧での本方式の優位性が期待できる。このような点を配慮して、平成24年度は、線形性にも着目し、下記のように、研究を実施した。本方式では多数の比較器の入力オフセット電圧はガウス分布に従うと想定するので、そのままでは非線形成分を多く含むという問題がある。そこで, この方式の線形性を改善するため、非線形成分を低減する機能の実現方法を検討した。具体的には、テスト信号に対する応答出力より、入力オフセット分布の平均から大きく外れた入力オフセットを持つ比較器を検出し、そのコンパレータに適切なオフセットを意図的に与えることで、比較器の入力オフセット分布の非線形性を低減し、本方式の線形性を向上させる。130nm CMOSプロセスで設計した結果、回路シミュレーションにより、30dBのSpurious Free Dynamic Rangeを確認した。この設計結果を基にチップ試作をするために、詳細な回路設計及びレイアウトを行った。
3: やや遅れている
予定よりもチップ設計期間に時間がかかり、試作着手が遅れた。
試作チップの評価を効率良く進める。
すべて 2013 2012
すべて 雑誌論文 (1件) 学会発表 (1件)
Electronics and Communications in Japan
巻: Vol. 96,No. 1 ページ: 51-62
10.1002/ecj.11411
