| 研究概要 |
確率共鳴型信号検出方式はフラッシュA/D変換器と構成が似ているため、A/D変換器として性能指数などで比較される可能性があるが、むしろ受信機構成で見られる自動利得制御(AGC)増幅器とA/D変換器の組合せを、固定利得もしくは低利得増幅器と本方式の回路の組合せで比較し、感度や入力ダイナミックレンジで比較するべきと考える。例えば、感度を向上する場合、従来技術ではAGC増幅器の利得を増加させるが、本方式では比較器の数を増加して対応できる。低電源電圧化では利得の向上が線形性の劣化に引き起こすことを考慮すると、低電源電圧での本方式の優位性が期待できる。このような点を配慮して、平成23年度より、線形性にも着目した研究を行っている。
本方式では多数の比較器の入力オフセット電圧はガウス分布に従うと想定するので、そのままでは非線形成分を多く含むという問題がある。そこで, 非線形成分を低減する機能の実現方法として、入力オフセット分布の平均から大きく外れた入力オフセットを持つ比較器に適切な補正用オフセット電圧を意図的に与えることで、比較器の入力オフセット分布の非線形性を低減し、本方式の線形性を向上させる方式を考案し、平成23年度にシミュレーションによりその効果を確認している。平成24年度に130nm CMOSプロセスで試作したチップを用いて、平成25年度には基本的な動作を確認した。今後、詳細な測定解析実施する予定である。
また、平成25年度には、本技術の更なる応用を目指して、Δ-ΣA/D変換器の量子化器への本技術の適用可能性についても検討し、内部D/A変換器の誤差補正に有用であることを見出した。
|
