| 研究課題/領域番号 |
23500057
|
|---|
| 研究機関 | 群馬大学 |
|---|
研究代表者 |
魏 書剛 群馬大学, 理工学研究科, 教授 (10251125)
|
|---|
| キーワード | 最小ＳＤ数表現 / ＶＬＳＩアルゴリズム / 剰余演算システム / 算術演算 |
|---|
| 研究概要 |
長い語長を持つ剰余演算アルゴリズムおよび剰余演算システムの高速化について、Signed-Digit（ＳＤ）数による演算回路の高速化、演算回数の最小化および演算の並列化を実現する目的で、アルゴリズム詳細の解析により問題点の解析を行った。
(1)回路の実装について、まず、ＳＤ数表現の符号化などを検討し、剰余加算の回路コストと遅延時間の最適な剰余加算回路構成を考察した。具体的に、２進ＳＤ数の３値を２値符号の２ビットで表現することについて、すべての符号化可能な組み合わせを行い、ハードウェア記述言語ＶＨＤＬによる回路設計と性能評価を実施した。そして、長い語長の剰余乗算について、新しい符号化を使用した直列型剰余乗算回路を構築した。CSDという最小ＳＤ数表現を用いることより、ハードウェア規模と動作周波数との両方においても性能が５０％に改善された。さらに、これらの演算アルゴリズムおよび演算回路を用いた長い語長の剰余べき乗演算のＲＳＡ暗号化処理回路を設計した。２０２４ビットの語長でも、１つのＶＬＳＩチップに回路を実装できることが分かった。
(2)ＳＤ数表現から最小ＳＤ数を求めるアルゴリズムについて、最小ＳＤ数を用いると、計算回数を有効に減らすアルゴリズムの開発は可能である。本研究で、ＳＤ数表現を最小ＳＤ数表現へ変換する回路の改良方法も行った。長い語長をもつ演算システムに、最小ＳＤ数表現を導入することにより、高速処理システムの構築ができる。
(3)ＳＤ数演算と剰余数演算システムについて、長い語長を有する算術演算を語長の短い剰余演算により実現することを考案している。剰余数系の数表現と重み数表現との相互変換について、最小ＳＤ数演算の符号化を用いて高速変換手法を提案した。また、乗算や平方演算の高速アルゴリズムの提案と回路実装を行った。
研究成果は、学術雑誌、ワークショップおよび国際会議にて発表された。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
回路システム設計およびアルゴリズムの研究を順調に進展している。最小ＳＤ数表現を求める基本的な方法が確立している。最小ＳＤ数を長い語長演算への応用について回路実装などを実施した。ＲＳＡ暗号処理のような剰余べき乗について、最小ＳＤ数表現を導入した場合、評価の方法などを検討した。また、長い語長演算の剰余演算システムによる実現について検討している。従来の重み数系と剰余数系との相互変換アルゴリズムを提案したが、同様な処理を実施するアルゴリズムについて除算などの問題を解析している。
|
| 今後の研究の推進方策 |
最小ＳＤ数表現を導入した除算アルゴリズムと回路システムの構造を検討する。現在、検討している構造について、数系の法を固定した場合、剰余除算が従来の手法より高速となる可能である。したがって、剰余除算回路についても特殊な法を用いたアルゴリズムや回路構成の研究を進める。剰余除算を有効に利用した場合、最小ＳＤ数を有効に使用し演算量を大幅に減らすことにより、長い語長を有する剰余べき乗演算の高速化を実現する。今年度、上記の結果をまとめ、国際会議などで発表したい。
|
| 次年度の研究費の使用計画 |
研究成果をまとめ、海外で開催された国際会議に参加し、研究発表を行う計画があった。研究がほぼ計画通り進んでいる。該当内容の論文を作成することが遅れ、昨年度３月まで発表する国際会議に参加することができなかった。
現在論文の作成を行っており、研究成果を発表する国際会議の参加旅費として使用する。
|
