2011 年度実施状況報告書

符号の状態に応じて適応的に動的再構成を行うＣＡＢＡＣコーデックアーキテクチャ

研究課題

研究課題/領域番号	23500064
研究機関	岡山県立大学
研究代表者	小椋清孝岡山県立大学, 情報工学部, 助教 (90275371)
研究期間 (年度)	2011-04-28 – 2014-03-31
キーワード	CABAC / 動的再構成 / コーデック / FPGA
研究概要	本研究の目的は，動的再構成可能な処理回路の考えを元にした，処理対象の符号の状況に応じて適応的にCABACの処理ブロックを構成して処理を行う回路構成のCABACコーデックの開発である．初年度の当該年度の目標は，デコーダのアーキテクチャの検討を行うことであった．　CABACの困難は，1つの符号ごとにコンテキストモデルを選択・更新する必要があることであり，これの決定なしには次の符号の符号化・復号化が開始できない．本研究のアプローチはこれを投機的に開始して並列処理化することであり，この際に何らかの手掛かりによりできるだけ正確な予測を行うことが重要となる．必要な情報はコンテキストテーブルのインデックスおよび各更新値であり，何らかの方法でこれらを予測し，投機的に前倒しで処理を行うことで高速化を達成することを目指す．　そこで，当該年度では，H.264のリファレンスソフトウエアJMと幾つかのサンプル動画データを用いて，復号時の内部変数を取得して相関の解析を行った．解析対象は，シンタックスエレメント(Syntax Element)と呼ばれる，CABACでのエンコード対象となる画像の残差信号や各種のヘッダデータであり，これらの復号時の各レベルのパラメータ（量子化パラメータ等の画像レベル，ブロックサイズなどのマクロブロックレベル，CABACでのコンテキストテーブルインデックスや更新値など）とともに取得し，パラメータ間の相関および前後における相関を調査した．現在，取得したデータを解析中である．
現在までの達成度 (区分)	現在までの達成度 (区分) 4: 遅れている理由研究実施計画では，当該年度中に処理回路のアーキテクチャ決定および設計とFPGAボード上への実装までを行う予定であった．しかし，現状ではアーキテクチャ検討の段階である．　原因は，パラメータ解析において，予想以上に取得するパラメータの数が増えたため，リファレンスソフトウエア上でデータを取得・管理する手順や，統計処理に必要なデータ量が非常に多くなり，解析が複雑・煩雑化してしまったことである．　CABAC処理での使用パラメータのみによる解析等は既に多く行われており，さらにその上位の情報を含めた解析を試みたためこのような結果となった．
今後の研究の推進方策	研究実施計画の予定では，本年度は，デコーダの機能シミュレータの作成とこれによる復号処理構成のシミュレーションによる動的再構成の性能評価，およびVDECでのASIC開発評価を行うことになっている．また，エンコーダについても設計を開始することになっている．　研究の進行状況が遅れており，これからアーキテクチャ決定と設計を開始することを鑑み，デコーダのアーキテクチャ決定後はVHDLによる回路設計と，C言語による機能シミュレータの開発を，研究協力者の大学院生と協力して平行に進めることにする．機能シミュレータの目的は，処理中の各時間における動的再構成で取べき最適な構成を調べることであるので，この目的に機能を絞ったソフトウエアとすることで開発時間を短縮し，スケジュールの遅れを取り戻すこととする．　また，VDECでのASIC試作依頼は今年度後半にずれ込む可能性があり，その場合，このチップの評価等が平成25年度になるが，試作依頼後の予定をできるだけ前倒しに調整し，平成25年度でのデコーダチップ評価の時間を確保できるようにする．
次年度の研究費の使用計画	次年度の支出で特に大きなものは，設計用PCおよびVDEC試作等費用である．その他は各種消耗品購入費，文献購入費，論文投稿費，旅費等となっている．　次年度の実施計画は，アーキテクチャ決定後設計に入ることから，研究協力者と分担作業を行うために設計用PCが必要である．また，年度後半ではVDEC試作依頼を予定しているためそのための費用も必要である．また，当該年度の解析結果や設計結果等は逐次，学会発表・論文投稿を行う予定であるため，そのための旅費や投稿費用，その作業にかかる処々の消耗品購入費用も必要である．　なお，VDEC試作費用については，チップ規模により費用が異なること，またチップ規模の見積もりが設計前には不明確なことから，23年度予算分から若干額を控除し，次年度以降へ予備予算枠として残している．これは，開発チップが予想以上に大きくなって執行費用不足により試作できないという事態を防ぐための対応である．