| 研究課題/領域番号 |
23500290
|
|---|
| 研究機関 | 関西大学 |
|---|
研究代表者 |
前田 裕 関西大学, システム理工学部, 教授 (60209393)
|
|---|
| キーワード | 複素ニューラルネットワーク / 同時摂動 / クリフォード代数 / ハードウェア化 / ＦＰＧＡ |
|---|
| 研究概要 |
つぎの各研究成果が得られた。
１．同時摂動学習則による高次元ニューラルネットワークの解析に関して、その性能を検証するために、（１）通常の実数型のニューラルネットワークとの性能比較および（２）同時摂動学習則の複素ニューラルネットワーク、四元数ニューラルネットワークおよび八元数ニューラルネットワークにおける性能評価を行った。（１）に関しては、同数のパラメータをもつ通常のニューラルネットワークとの、同時摂動学習則による縮小、回転問題における学習状況の比較を行い、複素ニューラルネットワークの優位性を検証した。（２）については、次元数があがるとともに収束率などの低下が見られ、理論的な解析が必要であることがわかった。
２．ＦＰＧＡによる複素ニューラルネットワークの実現に関しては、ハードウェア記述言語ＶＨＤＬによるパルス密度表現による複素ニューラルネットワーク各部の設計を、学習機能を含めて完了した。ＦＰＧＡへの実装実験を行った結果、２次元上の点の回転、縮小問題に対する実行結果を得た。同時に、ＦＰＧＡ上での実行状況をコンピュータに転送するインターフェイスを開発し、ＦＰＧＡ上での学習状況などの確認を行った。ソフトウェアによる実現に比べて、極めて高速に学習動作が行われることが確認できた。
３．高次元ニューラルネットワークの応用に関して、複素ニューラルネットワークと四元数ニューラルネットワークを考え、それぞれ、２次元上の移動を伴うＳＣＡＲＡロボットと３次元ロボットへの応用について予備的な検討を行った。高次元ニューラルネットワークを制御器とし、ＳＣＡＲＡロボットと３次元ロボットの先端位置の制御シミュレーションを行った。この結果、同時摂動学習則を用いることで、制御対象のヤコビアンなどの情報を用いること無く、高次元ニューラルネットワークの制御器としての学習を行うことができた。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
つぎの各項目についての、以下の通りの進行状況で、全体として、ほぼ当初の予定通りの達成度であった。
高次元ニューラルネットワークの提案と解析に関しては、当初の計画通り、同時摂動最適化法を用いた、複素ニューラルネットワーク、四元数ニューラルネットワーク、八元数ニューラルネットワークの性能評価を縮小問題などを取り上げて、高次元誤差逆伝搬法との比較も含めて、検討を行った。昨年度の複素ニューラルネットワークでの検討に加えて、四元数、八元数ニューラルネットワークについても、性能の比較を予定通り行った。
ＦＰＧＡによるパルス密度型複素ニューラルネットワークの実現に関しては、ハードウェア記述言語ＶＨＤＬによる設計に加えて、制御用のコンピュータとのインターフェイスの完成により、ＦＰＧＡ上のニューラルネットワークシステムに対する入出力をコンピュータ上から行うことが可能になり、コンピュータ上からデータを入力し、演算結果をコンピュータ上に取り込むことができるようになった。例題を自由に設定することができ、さらに、ＦＰＧＡ上での動作の詳細をモニタすることができるようになった。予想以上に自由度が増し、検討の幅が広がった。
高次元ニューラルネットワークの応用面では、ＳＣＡＲＡロボットと３次元ロボットの先端位置の制御問題への適用についてシミュレーションによる検討を行うことができた。実機での実験に向けた制御プログラムの検討も行え、応用事例についても、予定されたとおりに進んでいると思われる。一方、他の応用事例についての検討が今後の課題である。
|
| 今後の研究の推進方策 |
２４年度までの研究結果を受けて、高次元ニューラルネットワークについて、その全体の性能評価、およびそのシステムの制御問題への適用について展開する予定である。同時に、同時摂動最適化法の活用を詳細に検討する。
高次元ニューラルネットワークの性能評価については、誤差逆伝搬法との比較、実数型ニューラルネットワークとの比較、例題の違いによる比較など、様々な指標を設定して各種の比較を系統的に、シミュレーションにより実施する予定である。次元が高くなると収束率が低下する点についても理論的な検討を行う。
ＦＰＧＡ上に試作したパルス密度型複素ニューラルシステムの性能評価と大規模化に関しては、学習の収束率や学習速度などの学習動作の詳細について検討するとともに、回路全体を見直し、簡素化による大規模化を試みる。同時に、ハードウェア上での高次元化の有効性について検討を行う。また、各種の例題についてもＦＰＧＡ上で実行し、動作状況を検証する。
このようなニューラルシステムの制御問題への応用の有効性がシミュレーションとして確認されていることから、実機を用いた制御について実験を行う。さらに、ハードウェア化された複素ニューラルネットワークシステムが完成しいることから、これを用いた応用、例えば、画像処理、パターン分類などの適用について詳細な検討を行う。
さらに、同時摂動学習則を用いた各種ニューラルネットワークの適用の可能性を広範囲に検討し、そのシミュレーションを通した検討を行う。
|
| 次年度の研究費の使用計画 |
この研究では、ＦＰＡＡやＦＰＧＡなどのハードウェアへのニューラルシステムの実装とそれに伴う設計、事前のシミュレーションが作業の中心となる。ＦＰＧＡを含めた基本的なハードウェアはすでに準備されている。しかし、設計やシミュレーションのためのソ
フトウェアの保守維持費用が必要で、これを計上している。
同時に、ハードウェア化のためのＨＤＬによる設計、回路設計および検証用プログラム、解析用プログラム、応用システムの開発など、専門知識を有した者による作業が必要で、そのための経費を謝金として申請している。
成果発表のための外国出張についてはThe Second International Conference on Intelligent Systems and Applicationsあるいは14th WSEAS International Conference on NEURAL NETWORKSなどのヨーロッパで開催されるニューラルネットワークなどに関する国際会議でPlenary talkや成果発表を行う予定であり、同時に、計測自動制御学会などの国内での学会での成果発表も予定しており、その予算を計上している。
|
