研究課題
高速動作可能なSRAMと不揮発性メモリを組み合わせた新たなメモリの開発をおこなった。セルの構造、書き込み方法、電源が切れている状態からの安定なリコール方法などを新規に作成し、HSPICEを用いたシミュレーションにてその動作を確認した。シミュレーションは、1本のビットラインに1024個のセルが接続されているセルアレイを想定した。また一部の回路は試作し、動作確認をおこなった。セルは9個のトランジスタと3個の抵抗で構成され、電源を切る時に2bit保存できる。先行研究と比較すると平均で、1bitあたり、0.5個のトランジスタと0.5個の抵抗が削減できた。次にリコール動作であるが、先行研究はトランジスタの製造時のばらつきに弱く、セル内のトランジスタの素子寸法（性能）が1%でもずれると正常にリコールできない。提案方法では、セル内の1つのトランジスタのゲート幅が20%ばらついても正常に動作することをシミュレーションで確認した。また電源電圧が定格の70%でも正常にリコールできることもシミュレーションで確認した。本提案セルは、2個の固定抵抗（参照抵抗）で3つの閾値抵抗を合成し、不揮発な可変抵抗との大小関係を調べて情報を保存する。参照抵抗をそれぞれ、Ra、Rbとすると、提案するセル構造では、閾値抵抗はこれら2つの値(Ra、Rb)とRaとRbの並列抵抗（Ra//Rb）の３つの閾値抵抗を作成することができる。この参照抵抗の値はリコール時の読み出し余裕に重要な値であり、最適な値を調べた。その結果、1つの参照抵抗を100にした場合、もう一つの参照抵抗を71にすると良いことを明らかにした。また詳細は省略するが、EBTという時間（概念）があり、この時間がおおよそ0.5秒であることを明らかにした。これらの研究成果を、研究会、論文で報告した。
すべて 2013
すべて 雑誌論文 (1件) (うち査読あり 1件)
Active and Passive Electronic Components
巻: Volume 2013 ページ: 839198
10.1155/2013/839198
