| 研究課題/領域番号 |
23560395
|
|---|
| 研究機関 | 神戸大学 |
|---|
研究代表者 |
土屋 英昭 神戸大学, 工学(系)研究科(研究院), 准教授 (80252790)
|
|---|
| 研究期間 (年度) |
2011-04-28 – 2015-03-31
|
| キーワード | グリーンナノデバイス / 低消費電力 / グラフェンナノ材料 / ジャンクションレス・トランジスタ / ウィグナー・モンテカルロシミュレーション |
|---|
| 研究概要 |
平成23年度は、グラフェンナノデバイスの動作解析の基礎となるグラフェンナノリボンとバイレイヤグラフェンのバンドギャップ変調特性を明らかにした。強束縛近似法を用いたバンド構造計算法を確立し、リボン幅が異なるグラフェンナノリボンの多重接合を解析した。その結果、リボン幅を原子スケールで空間的に制御することで、グラフェンナノリボン内に実効的なヘテロ接合を形成することが可能であることを見出した。この知見は、グラフェントンネルFET等の幾何学的構造設計に有用な情報となっている。また、グラフェンナノリボンとバイレイヤグラフェンのFETチャネルとしての性能比較を行い、バンドギャップの大きさと電子速度の観点からは、グラフェンナノリボンが優れていることを明らかにした。 一方、新概念トランジスタのベンチマーク評価に欠かせないシリコンCMOSトランジスタの高精度デバイスシミュレータの開発を進めた。具体的には、量子力学的効果とキャリアの散乱効果を高精度に取り入れることができる新型のモンテカルロシミュレータ（ウィグナー・モンテカルロシミュレータ）の開発に取り組んだ。その結果、ナノスケールトランジスタで重要となる量子反射効果と量子トンネル効果を正確に取り入れることが可能であることを実証した。この特性を活かして、pn接合を必要としないジャンクションレス・トランジスタへの適用にも着手した。ジャンクションレス・トランジスタは、CMOS微細化限界の一つとして懸念されている急峻なpn接合形成技術を必要としない新構造トランジスタであり、現在のLSI製造を単純化し微細化限界を打ち破る可能性があるデバイス技術として注目されている。平成23年度は、このジャンクションレス・トランジスタの動作メカニズムの理解と不純物散乱の影響について検討を行った。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
トンネルFETを含むグラフェンFETの性能は、グラフェンチャネルのバンド構造が鍵を握るため、グラフェンナノリボンやバイレイヤグラフェンのバンドギャップ変調特性や、さらにグラフェンナノリボンではリボン両端の原子配置の影響など、ミクロな視点からの電子状態の把握が非常に重要になる。本年度は、強束縛近似法を用いたバンド構造計算法を確立するとともに、多重接合したグラフェンナノリボンを解析することに成功した。そこで得られた知見は、グラフェントンネルFET等の幾何学的構造設計に有用な情報を与えている。さらに、グラフェンナノリボンとバイレイヤグラフェンのFETチャネルとしての性能比較を行い、これらのグラフェンナノ材料が持つ潜在性能を明らかにすることができた。 また、比較対象となるシリコンCMOSトランジスタの性能を高精度に予測するためのウィグナー・モンテカルロシミュレータの開発も順調に進んだ。これらは新概念トランジスタのベンチマーク評価を行う上で欠かせられない作業であり、グリーンナノデバイスの開発指針を提示する際に力を発揮する。
|
| 今後の研究の推進方策 |
バンドギャップを持つグラフェンナノ材料として最近注目を集めているグラフェンナノメッシュについて検討を行う。グラフェンナノメッシュは、2次元平面状に形成されたグラフェンに周期的なナノホールを導入することで、グラフェンナノリボンのネットワークを形成させてバンドギャップを開かせる構造である。これはグラフェンナノリボンよりも作製が容易であるために、電子デバイスへの応用に適していると考えられている。今後は、このグラフェンナノメッシュをベースにしたナノデバイスの研究を推進していく。電子状態解析は強束縛近似法を用い、電子輸送特性の解析には非平衡グリーン関数法およびウィグナー・モンテカルロ法を適用していく予定である。ウィグナー・モンテカルロ法を新たに適用する目的は、グラフェン内での散乱の影響を取り入れたより実用的な性能評価を目指すためである。 また、ジャンクションレス・トランジスタの研究にも本格的に取り組むため、その実現には必須となるマルチゲート型ナノワイヤ構造トランジスタの研究を進めていく。ナノワイヤ型ジャンクションレス・トランジスタでは、界面ラフネス散乱とチャネル内の高濃度不純物による散乱の影響が性能を左右するため、1次元キャリア輸送を考慮した散乱モデルの開発を中心に研究を行っていく。そのため、モンテカルロ法をベースにしたデバイスシミュレータの構築を念頭に置いている。また、インパクトMOSの検討を行うために、p-i-n構造MOSFETの電位分布ならびに電界分布を解析し、インパクトイオン化を引き起こすために必要な構造設計指針について基礎的な検討を進めていく。
|
| 次年度の研究費の使用計画 |
次年度は、グラフェンFETの性能予測とナノワイヤ型ジャンクションレス・トランジスタのウィグナー・モンテカルロシミュレータの開発に取り組むために、大規模な数値計算を実行できる計算機環境が必要となる。このため新しいワークステーションの購入を計画している。また、本年度に得られた成果を公開するために、論文誌への投稿と国内で開催される各種学会での発表を予定しており、そのための論文別刷代と旅費を使用する計画である。
|
