研究課題
本年度は、(1)画像情報をベースにした特徴量抽出、(2)並列化、(3)学習連想メモリのアーキテクチャ設計、並びに、(4)実アプリケーションへ適用時の問題点の克服について取り組み、改良アルゴリズムとアーキテクチャを開発し、FPGA評価ボードへの実装に着手した。特に、アプリケーションへの適用では、開発しているSIMDプロセッシングエンジン向けの車検出の開発と、車載向けの速度標識検出の開発を行った。車検出に関しては、車特有の特徴量抽出とSIMD型ハードウェア向けた更なる改良を行うことで精度向上を図った。また、速度標識検出では、グレースケール画像から速度標識の候補となる部分を抽出するグローバル特徴量に基づく検出手法を開発した。そして、速度標識の候補となる部分から、実際の速度（数字）を認識するローカル特徴量に基づく手法を開発した。これら２つの特徴量を用いて階層的・段階的にオブジェクトを絞り込む方式により、認識処理速度の高速化と標識認識率100%を達成た。更に、開発手法は雨天や夜間の環境が変化した場合に対しても適用可能であることを実証し、ロバスト性を確認した。２つ目の手法として、画像の特徴量を抽出するD-SIFTを用いた特徴量抽出ハードウェア向けアルゴリズムを開発し、アーキテクチャの基本設計を行った。そして、特徴量学習と識別のためのサポートベクターマシンベースの検出器のハードウェア化も行い、シミュレーション評価によりハードウェア化の有効性を検証した。開発したハードウェアアルゴリズムは、性能評価のためのFPGAボードを用いたソフトウェア／ハードウェア協調設計環境に実装中であり、途中結果から有効性が確認できている。そして連想メモリに関しては、更なる低消費電力化や高速化のための新アーキテクチャの開発を行い、連想メモリベースの学習プロトタイプシステムのアーキテクチャの設計を行った。
2: おおむね順調に進展している
本年度は実際のアプリケーションへの適用を行うことで、基本アルゴリズムの問題点の洗い出しと、各アプリケーションへのカスタマイズに関しての知見を得ることができた。特に、速度標識検出への適用では、グローバルとローカルの特徴量の２つを階層的・段階的に用いて、対象オブジェクト（標識）を絞ることで演算コストの大幅な削減による高速化を実現することができた。そして、ローカルな特徴量により、限られた領域での精度の高い認識アルゴリズムを開発することができた。これにより、処理速度・コスト（実装サイズ）・認識精度の３つを同時に満たす画期的なアルゴリズムを開発することができた。この方法は速度標識検出以外にも適用可能であり、現在、他のアプリケーションへの応用についても研究を開始している。そして、このアルゴリズムに基づくアーキテクチャの基本設計も行なっている。特に重要なポイントは並列度とパイプラインを有効に組み合わせることにより、レイテンシを抑え、高速性を保ったままで実現することである。現在、提案アーキテクチャをこれまでに開発しているFPGAベースのソフトウェア／ハードウェア協調設計システム上に実装中であり、次年度には実装結果による評価結果を報告する予定である。更に、D-SIFTアルゴリズムを用いた特徴量抽出とサポートベクターマシンによる検出器のハードウェアアルゴリズムを開発し、その有効性を実アプリケーションに対して適用し、ベースとなったソフトウェアの認識結果と比較を行った。その結果、認識精度は同等でハイビジョン（Full HD）画像のリアルタイムの処理ができることを示した。これにより、内視鏡診断などの医療応用への適用が可能であることを実証した。更に、連想メモリベースの自動学習アルゴリズムの開発では、ニアレストネイバーを用いたクラスタリングによる学習手法を開発し、その有効性も検証している。
画像情報をベースにした特徴量抽出に関しては、これまでに開発している複数のアプリケーション用のアルゴリズムとアーキテクチャを開発し、これらをソフトウェア／ハードウェア協調設計環境への実装を行なっている。また、開発している複雑なオブジェクト検出のためのD-SIFTを用いたアルゴリズムをベースにして、高解像度（Full HD）画像のオブジェクトのリアルタイム処理（検出や識別）が可能なアーキテクチャの開発とその実装を進めたいと考えている。そして、開発した方法の検出精度のトレードオフをソフトウェア／ハードウェア協調設計環境上で評価することにより、アプリケーションに適合したアーキテクチャを決定し、そのFPGA上への実装を完了する予定である。検証するアプリケーションとしては、現在行なっているリアルタイム性が要求される車載用の車検出、標識検出に加えて、歩行者検出等への適用も検討する。また、アダプティブな自動学習アルゴリズムを開発するために、サポートベクターマシン（SVM）による学習アルゴリズムを用いた適応的学習が可能かどうかについて引き続き検討を行い、ハードウェア化の際のトレードオフについて検討を行いたいと考えている。これらの開発したアルゴリズム／アーキテクチャはFPGA化を行うことで、LSIハードウェア化の問題点やアーキテクチャのボトルネックなどを洗い出し、LSIチップによる専用ハードウェア化のためのアーキテクチャ開発と指針を見出したいと考えている。最終的には開発したハードウェアをベースにした新しいプラットフォームの基盤技術構築を目指す。
当初の研究費の使用計画では、開発したLSIアーキテクチャの問題点を改良したLSIチップ試作を行う予定であったが、次年度も上述のように画像情報をベースにしたオブジェクト特徴量抽出や検出に関しては、複数の画像処理ハードウェアアルゴリズムの開発とその評価を、FPGA評価ボードを用いて先行して行う予定である。また、複雑なオブジェクト検出のためのD-SIFTを用いたアルゴリズムやサポートベクターマシン（SVM）による学習アルゴリズムの開発とシミュレーションによるアーキテクチャの最適設計等も優先して行い、次年度はこれらのアルゴリズムをFPGA上に実装し、性能評価やそれに基づいたアルゴリズム／アーキテクチャの改良を行う予定である。その結果を元に、専用LSIとしてハードウェア化する際の課題を解決したアーキテクチャの開発に研究費を使用する予定である。特に専用LSI化の際の課題については、実際にアーキテクチャを実現しての評価が重要なため、当初予定のLSIチップ試作では、試作後に改良や変更が難しいことを考えて、FPGA評価ボード上に実装して基本性能の評価を進めることを考えている。そこで、FPGA評価ボードの拡充やFPGA開発ソフトウェアの購入、並びに、Full HD画像のシミュレーション用のための高性能ワークステーションの購入と現在開発しているソフトウェア／ハードウェア協調設計環境の拡充を図ることを優先する予定である。これにより評価システムを構築し、開発したアルゴリズムとアーキテクチャの評価／検証を行う。そして、他のアプリケーションへの適用も同時に検討していき、開発システムの有効性を検証する。今後専用LSIハードウェア化の課題が解決して、アーキテクチャが固まれば、LSIチップ試作も検討したいと考えている。
すべて 2013 2012 その他
すべて 雑誌論文 (5件) (うち査読あり 5件) 学会発表 (14件) (うち招待講演 1件) 備考 (3件) 産業財産権 (3件) (うち外国 1件)
J Gastroenterol Hepatol
巻: - ページ: -
Jpn. J. Appl. Phys.
巻: 51 ページ: 04DE03
10.1143/JJAP.51.04DE03
IEEE JOURNAL OF SOLID-STATE CIRCUITS
巻: 47 ページ: 1448-1459
IEICE TRANS. INF. & SYST.
巻: E95-D ページ: 2327-2338
Japanese Journal of Applied Physics
巻: 51 ページ: 04DE05
10.1143/JJAP.51.04DE05
http://www.rnbs.hiroshima-u.ac.jp/
http://www.seis.hiroshima-u.ac.jp/
http://www.rnbs.hiroshima-u.ac.jp/koide/
