| 研究課題/領域番号 |
23560417
|
|---|
| 研究機関 | 早稲田大学 |
|---|
研究代表者 |
吉村 猛 早稲田大学, 理工学術院, 教授 (80367177)
|
|---|
| 研究期間 (年度) |
2011-04-28 – 2014-03-31
|
| キーワード | Floorplanning / Highlevel Synthesis |
|---|
| 研究概要 |
高位レベル最適化とフロアプランアルゴリズムの融合を目指し、高位レベル最適化とフロアプラン両面から研究開発を進めた。システムLSI設計では演算器の性能と消費電力はトレードオフの関係にあるが、高位レベル設計の最適化では、各演算の実行ステップごとの電圧(周波数)を制御することにより指定された性能のもとで、消費電力を最小化する方式の研究開発を進めた。まず、この問題を整数計画問題として定式化し、動的計画法による解法を提案した。そして、この方式に基づくプロトタイプシステムの作成を作成して評価を行った結果、回路性能を約20％落とすことで電力を約30％削減できることを確認した。また、レジスタとマルチプレクサのポート間の対応関係を最適化するポート割当て問題について検討し、グラフ理論の問題として定式化して、メタヒューリスティック手法で解くアルゴリズムの開発・評価を行った。その結果、実用規模の回路では、30ミリ秒以下でほぼ確実に最適解を得ることができることを確認した。フロアプランに関しては、フロアプランとクラスタリング手法を組み合わせたアプリケーションNOC設計手法を開発し、プロトタイプシステムを作成して評価を行なった。その結果、既存手法に比べて電力を27～31%、処理時間を90%以上、それぞれ削減できることを確認した。さらに、2次元アプリケーションNOC設計用プログラムをベースとして、3次元NOC設計用フロアプランアルゴリズムの検討を行ったほか、3次元の配線に関して、TSV (Through Silicon Via)の割当手法の検討を行い、プロトタイプ作成と評価を行なった。その結果、既存の2次元の設計手法に比べ、消費電力、計算時間をいずれも約50％削減できることを確認した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
高位レベル合成とフロアプランの双方について、既存手法を大幅に凌駕する結果を出すことができうた。まず、高位レベル合成では、演算器の周波数を各実行ステップごとに制御することによる電力削減効果を確認した。また、ポート割り当て問題についても、実用規模の回路に対して、極めて短時間にほぼ確実に最適解が得られる手法を提案した。この手法は国際会議(VLSI-DAT)でBest Paper Candidateに選ばれている。フロアプランについては、特定用途のネットワークオンチップ(APNoC)設計への応用の検討を行い、2次元APNoCに関しては、クラスタリング手法とフロアプランを組み合わせることで、従来手法を大幅に凌駕する結果を得たほか、3次元APNoCについても、消費電力、計算時間の削減効果を確認した。
|
| 今後の研究の推進方策 |
高位レベル合成については、今年度、演算器の周波数を各制御ステップ毎に変更できると仮定した。この仮定は、他機関の研究でも用いられているが、実際のハードウエアとしての実現は難しい面がある。そこで、各演算器の電圧(周波数)を固定とし、複数の電源電圧の演算回路を組み合わせて回路を構成し、指定された性能の条件のもとで消費電力を最小化する方式の検討を行う。フロアプランに関しては、今年度は2次元および3次元の特定用途ネットワークオンチップ(APNoC)設計手法を開発したが、フロアプランと通信経路の設計、TSV割当などの融合に関しては、まだ改善の余地がある。そこで、フロアプランとそれを取り巻く設計手法の融合を図ることにより、さらなる性能の改善を行う。また、今年は、高位レベル合成での多電源化を検討したが、来年度はフロアプランレベルで多電源化対応のため、ボルテージアイランドを考慮したフロアプラン手法の検討、ソフトブロック対応の検討を行う。
|
| 次年度の研究費の使用計画 |
設備：今年度にひきつづき次年度も設計システムの開発を継続する。本研究で開発するシステム、特にフロアプランの対象とする物理レベルを含む設計では、アルゴリズムが複雑で、扱うデータが膨大となる。そのため、高性能PCおよび大容量ハードディスクの導入を計画する。旅費：最先端技術の調査のため東京の企業を訪問して実用的見地からの意見を求めるほか，大学を訪問し、学会レベルでの技術的な情報交換を行う。また、成果発表は国内開催の国際会議、国内研究会への参加を行う。
|
