| 研究課題/領域番号 |
23650023
|
|---|
| 研究機関 | 筑波大学 |
|---|
研究代表者 |
西川 博昭 筑波大学, システム情報系, 教授 (60180593)
|
|---|
| 研究期間 (年度) |
2011-04-28 – 2013-03-31
|
| キーワード | 計算機アーキテクチャ / データ駆動プロセッサ / アドホックネットワーク |
|---|
| 研究概要 |
本年度は、データ駆動ネットワーキングチップマルチプロセッサアーキテクチャを検討した。これまで研究してきたCUEシリーズデータ駆動ネットワーキングプロセッサの設計・試作を通して改善が可能な点が明らかとなっていたため、その最新版である超低消費電力化データ駆動ネットワーキングプロセッサ (Ultra-Low-Power Data-Driven Networking Processor; ULP-CUE)を発展させ、チップマルチプロセッサコアとしての能力向上をめざした。同時に、コア内およびコア間の同時並行多重処理性を格段に向上させる接続構造を考察した。 具体的には、無線アドホックネットワーク向きクロスレイヤ型負荷制御をネットワーク処理に擾乱を与えないで同時並行処理を実現するデータ駆動チップマルチプロセッサアーキテクチャを検討した。即ち、これまで多くのネットワークプロセッサに導入されてきた、制御プレーンとデータプレーンの同時並行処理を、その実時間処理性について同時並行処理性を高める観点から検討し、無線アドホックネットワーク向きクロスレイヤ型負荷制御のための超同時並行処理型データ駆動チップマルチプロセッサアーキテクチャを目標とした。 また、超同時並行型チップマルチプロセッサでは特に、各々のプロセッサを結合する方式が重要となる。本研究では、これまでVLSI実現してきた自己同期型環状エラスティックパイプラインを用いた結合方式、いわゆるGALS(Globally Asynchronous Locally Synchronous)型実現法などを、実験的に検討した。この環状エラスティックパイプラインは、局所的な配線で実現でき非常にVLSI向きであるとともに、通常の受動的金属バスでは不可能な時分割転送と空間分割転送が混在して生起し、非常に有機的な転送系が構成されることなどその優位性が確認できた。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
本研究は、無線アドホックネットワーク向きクロスレイヤ型負荷制御の実現法として、データ駆動チップマルチプロセッサアーキテクチャの検討ならびに評価を目的としている。初年度は、データ駆動チップマルチプロセッサアーキテクチャを検討することを目標としていた。研究実績の概要の項に述べたように、これまで多くのネットワークプロセッサに導入されてきた、制御プレーンとデータプレーンの同時並行処理を、その実時間処理性について同時並行処理性を高める観点から検討した。その結果、無線アドホックネットワーク向きクロスレイヤ型負荷制御のための超同時並行処理型データ駆動チップマルチプロセッサアーキテクチャとして、コアプロセッサ内アーキテクチャならびにコアプロセッサ間アーキテクチャを、研究代表者らがこれまでVLSI試作し検討してきた自己同期型環状エラスティックパイプラインとして統一的に実現する方式を明らかにした。 特に、この自己同期型環状エラスティックパイプラインを用いた結合方式、いわゆるGALS(Globally Asynchronous Locally Synchronous)型実現法などを実験的に検討して以下の優位性を確認した。即ち、この自己同期型環状エラスティックパイプラインは、（１）局所的な配線で実現でき非常にVLSI向きであること、（２）通常の受動的金属バスでは不可能な時分割転送と空間分割転送が混在して生起し、非常に有機的な転送系が構成されること、さらには、（３）付加的なハードウエア機構を一切用いないで、相互接続することによってチップマルチプロセッサないしメニーコアアーキテクチャが実現可能なこと、などを確認する段階に到達したので、初年度の研究目標は、ほぼ達成されたと考えている。
|
| 今後の研究の推進方策 |
研究最終年度にあたる平成24年度は、前年度に検討したチップマルチプロセッサアーキテクチャを評価し、我々の研究室で開発したプラットフォームシミュレータを用いて最適化する。 この最適化には、アドホックネットワークレイヤ、データ駆動ネットワーキングチップマルチプロセッサプラットフォームレイヤ、VLSI実現法からなる層横断的なシミュレーションを行って、想定するアーキテクチャが、実時間処理性などの所望の性能を達成することを確認する。 具体的には、入力されるデータ流量に応じたスケーラブルな性能向上を実現すると同時に、データ駆動チップマルチプロセッサ上に処理負荷の分散を実現するために、ネットワーキング処理に内在する処理の同時並行性を徹底して抽出する。このために、まず、従来のプロトコルの階層にまたがった同時並行性をも抽出して、ネットワーキング処理をデータフローグラフを用いて定義し、その実時間処理性を示すターンアラウンドタイムを決定するクリティカルパスを明らかにする。同時に、各プロセッサコアに均等に処理負荷を分散する観点から、データ駆動ネットワーキングチップマルチプロセッサの命令セットアーキテクチャを明らかにする。 無線アドホックネットワーク向きクロスレイヤ型負荷制御のための命令セットアーキテクチャについては、ルネサスエレクトロニクス株式会社などとの議論を通じてより実用的な検討を進めるとともに、プラットフォームシミュレータを用いたシミュレーションについては、研究代表者の研究室に所属する博士後期課程学生２名の協力を得て、研究を進める予定である。同時に、次年度の研究費の使用計画の項に示すような国際会議などでの研究発表や議論を通じて外部評価を受け、本研究の目的を達成したいと考えている。
|
| 次年度の研究費の使用計画 |
研究実績の概要の項に述べたように、研究初年度にあたる平成23年度は、データ駆動ネットワーキングチップマルチプロセッサアーキテクチャの検討を、主として、無線アドホックネットワーク向きクロスレイヤ型負荷制御をネットワーク処理に擾乱を与えないで同時並行処理を実現するデータ駆動チップマルチプロセッサアーキテクチャならびにコア内およびコア間の同時並行多重処理性を格段に向上させる接続構造をプラットフォームシミュレータなど我々の研究室での研究資産を最大限に活用して検討した。従って、初年度には多くの研究費は発生しなかった。研究最終年度にあたる平成24年度は、同時並行処理を実現するデータ駆動チップマルチプロセッサアーキテクチャならびにコア内およびコア間の同時並行多重処理性を格段に向上させる接続構造をプラットフォームシミュレータを用いて最適化することを予定している。この最適化に関しては、ルネサスエレクトロニクス株式会社などとの議論を通じてより実用的な検討を進めるとともに、研究代表者の研究室に所属する博士課程学生２名の協力を得て、研究を進める予定である。 従って、平成24年度の研究費は、平成23年度から繰り越した研究費と合わせて、研究補助のための謝金、研究打ち合わせ、ならびに、研究成果発表に必要な旅費などに執行する。 特に、研究成果発表旅費については、研究代表者と今後の研究推進方策の項でふれた博士後期課程学生それぞれと連名で投稿していた2編の論文が、本年7月米国で開催される予定の国際会議、The 2012 International Conference on Parallel and Distributed Processing Techniques and Applications(PDPTA’12)に採択されたので、このための渡航・滞在費・会議参加に執行する予定である。
|
