|
本研究は、研究代表者が研究してきたデータ駆動ネットワーキングプロセッサCUE(Coordinating Users' requirements and Engineering constraints)上に実現された実行時のオーバヘッドを極小化した実時間多重処理方式など、ネットワーキングアーキテクチャのデータ駆動型VLSI実現法に関する一貫した研究成果を基礎として、無線アドホックネットワーク向きクロスレイヤ型負荷制御の高効率な並列実現法を明らかにすることを目的にしている。データ駆動ネットワーキングプロセッサCUEの最大の特徴は、従来型プロセッサにみられる文脈切替オーバヘッドがない実時間多重処理性、データ駆動原理の受動性による実時間応答性にある。また、チップマルチプロセッサコアとしての拡張性についても、CUE-v2/3の性能評価を通じて実証されている。本研究では、これらの特徴を最大限に活用し、無線アドホックネットワーク向きクロスレイヤ型負荷制御の実現法として、データ駆動チップマルチプロセッサアーキテクチャの検討ならびに評価を進めた。初年度は、データ駆動チップマルチプロセッサアーキテクチャを検討して、ハードウェア記述言語(HDL)による設計を進め、研究終了年度にあたる本年度はレジスタトランスファレベル(RTL)シミュレーションによる評価とこれを反映した再設計・評価を行った。さらに、無線LAN MACを実現するデータ駆動プログラムを実現しデータ駆動型実現法の実時間多重処理性や実時間応答性を定量的に評価した。本研究では最終的に、このデータ駆動プログラムの定量的評価を通じて、目標とするクロスレイヤ型負荷制御のデータ駆動型実現法が、チップマルチプロセッサを構成するコア数程度の実時間多重処理性やIEEE802.11gが規定する54Mbps程度の実時間応答性などを満足する見通しが得られた。
|
