| 研究概要 |
本研究の目的は, ①ANNの入出力想起機能を活用した NLG (Neural Logic Gate)を簡略化して IP化し，②それを用いたディペンダブル制御を 3相の DCモータ制御に適用して耐故障性能を評価し，③本研究で開発した NLGの IPを無償配布することにあった．ところが，不運が複数重なってしまい，研究期間の最終年度である平成 24年度末になっても IP配布に至っていない．
軽微な不運として，東北の大震災で初年度 (平成 23年度)の助成金が遅れた際，申請時の見積もり業者が事もあろうに倒産してしまい，研究の開始が遅れた事や，学内の実習教材 (3相 DCモータ)を準備中に労災事故に遭ってしまい，全治 1ヵ月以上の怪我を負ってしまった事などがある．
しかし，研究上の一番大きな障害は，計算機上のソフトウェア・シミュレータで開発した①の NLGを IPへソフトウェア・ツールで変換後，実時間系である②のモータ制御系へ組込む段階で誤動作することが分り，その対策に時間を取られた事である．原因を調べた結果，nsecオーダの同期設計 IPが msecオーダの実時間入力信号 (非同期)に含まれるジッタで時折誤動作してしまい，結局，自動変換ツールの使用を諦め，手作業で IPを再設計していた事にある．
そこで止む無く出来たところ(①と②の一部)までの成果発表を平成 24年度 3月の情報処理学会全国大会で行い，バグ修正が出来次第 IPを配布すると公言したが，その会場 (東北大学)で右目に異常をきたし，帰学後の眼科検診で『加齢による網膜裂孔＆剥離』と診断され，現在，緊急手術後の 2ヶ月加療中である．
国税から助成を頂いている責任を感じ，本研究期間終了後も，右目の回復を見ながら NLG IPのタイミング・バグを修正し，学会発表等を通じて同 IPを配布する決意である．
|
