研究課題/領域番号 |
23656230
|
研究機関 | 東北大学 |
研究代表者 |
亀山 充隆 東北大学, 情報科学研究科, 教授 (70124568)
|
研究期間 (年度) |
2011-04-28 – 2013-03-31
|
キーワード | 多値集積回路 / 電流モード集積回路 / 差動対回路 / リコンフィギャラブルVLSI / 電流源制御 / パワーゲーティング |
研究概要 |
以下に示すように,多値差動対回路を用いた自律パワーゲーティングアーキテクチャに基づく高性能細粒度多値リコンフィギャラブルVLSIの開発を行った.1.ビットシリアルアーキテクチャに基づくセル構成 有効データの先頭ビットを表わす制御信号やマルチプレクサのセレクト信号などの制御信号と,データ信号との重畳に基づき,自律適応制御を可能にするリコンフィギャラブルVLSIアーキテクチャを検討し,これに適合するセルの構成を考案した.さらに,任意の2値論理関数をプログラム可能な低電力・高速回路設計を行った.2.動作時の自律電流源制御 差動対回路の出力が整定する条件が相補信号生成条件に帰着できることに着目した電流源制御方式を提案した.すなわち,一段目の差動対回路のpMOSトランジスタのON/OFFのみでデータの到来に応じた適応的細粒度電流制御が可能になる.本原理に基づく回路設計と評価を行った. 3.非動作時の消費電力低減 1ワードのビットシリアルデータの先頭に有効/無効の信号を重畳することにより,無効なデータである場合には,演算ユニットレベルにおいて電流のカットオフを行う方式も導入した.データと制御信号の重畳により,配線数・配線スイッチの大幅な削減も可能となることを明らかにした.
|
現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
適応的制御を導入した低電力電流モード回路アーキテクチャ,高性能低電力多値リコンフィギャラブルVLSIなどを考案し,査読付き国際会議論文として発表予定であるため.
|
今後の研究の推進方策 |
提案している多値リコンフィギャラブルVLSIの基本部分の集積回路の設計・試作・評価を行う.また,チップ内多値パケット転送方式に基づく自律的レジスタ間転送,コンフィギュレーションメモリとスイッチ選択回路を一体化したロジックインメモリ構成を検討し,マルチコンテクスト細粒度リコンフィギャラブルVLSIへの拡張を図る.さらに,応用へのマッピングと総合的な評価を行い,本VLSIの利点がどのように発揮されるかを考察する.
|
次年度の研究費の使用計画 |
次年度使用額は,当初計画していた,セル単体や小規模セルラーアレーなどの多値集積回路プロトタイプの設計・試作・評価を平成24年度に延期することによって生じたものであり,平成25年度請求額とあわせて使用する予定である.
|