クリティカルエリアサンプリングによるＳｏＣの欠陥レベル削減に関する研究

2013 年度 研究成果報告書

• 研究課題/領域番号: 23700062
• 研究種目: 若手研究(B)
• 配分区分: 基金
• 研究分野: 計算機システム・ネットワーク
• 研究機関: 日本大学 (2013); 首都大学東京 (2011-2012)
• 研究代表者: 新井 雅之 日本大学, 生産工学部, 助教 (10336521)
• 研究期間 (年度): 2011 – 2013
• キーワード: 欠陥レベル / 重みつき故障カバレージ / VLSIテスト / クリティカルエリア

研究概要

半導体デバイスの製造工程において，論理的なモデルに基づく欠陥レベル見積と，製造されたデバイスにおける実際の欠陥レベルとの間の乖離が問題となっている． 本研究では，回路の論理的構造およびレイアウトデータに基づいて欠陥の発生確率を考慮し，欠陥レベルを高速かつ高精度に予測する手法について研究を行った．異なる欠陥粒径を考慮した重み付き故障カバレージ算出法，テストパターン並べ替えアルゴリズム，レイアウトデータを用いないクリティカルエリアの推定法，について検討し，評価を行った．実験結果から，高精度な欠陥レベル見積もり，およびテストパターン数削減が可能であることが示された．

研究成果

• [雑誌論文] A Highly Reliable Digital Current Control using an Adaptive Sampling Method (2014)
  • 著者名/発表者名: A. Saysanasongkham, M. Arai, Satoshi Fukumoto, S. Takeuchi, and K. Wada
  • 雑誌名: IEEJ Journal of Industry Applications 巻: Vol.3, No.4 (掲載決定)
  • 査読あり
• [雑誌論文] Checkpoint Time Arrangement Rotation in Hybrid State Saving with Limited Number of Periodical Checkpoints (2013)
  • 著者名/発表者名: R. Suzuki, M. Ohara, M. Arai, S. Fukumoto, and K. Iwasaki
  • 雑誌名: IEICE Transactions on Information and Systems 巻: Vol.E96-D, No.1 ページ: 141-145
  • 査読あり
• [学会発表] Note on Layout-Aware Weighted Probabilistic Bridge Fault Coverage (2012)
  • 著者名/発表者名: M. Arai, Y. Shimizu, K. Iwasaki
  • 学会等名: 2012 IEEE 21st Asian Test Symposium (ATS 2012)
  • 発表場所: Niigata, Japan(pp. 89-94)
  • 年月日: 20121119-22
• [学会発表] Area-Per-Yield and Defect Level of Cascaded TMR for Pipelined Processors (2011)
  • 著者名/発表者名: M. Arai, K. Iwasaki
  • 学会等名: IEEE Pacific Rim International Symposium on Dependable Computing (PRDC 2011)
  • 発表場所: Pasadena, CA, USA(pp. 264-271)
  • 年月日: 20111212-14
• [学会発表] Self-Calibration Using Functional BIST for Transient-Fault-Tolerant Sequential Circuits in Severe Electromagnetic Environment (2011)
  • 著者名/発表者名: M. Arai, A. Saysanasongkham, K. Imai,Y. Koyama, S. Fukumoto
  • 学会等名: IEEE 12th International Workshop on RTL and High-Level Testing
  • 発表場所: Jaipur, India(pp. 90-93)
  • 年月日: 20111125-26