研究課題
若手研究(B)
本研究では,ビアプログラマブルデバイス(VPLD)の設計プラットフォームを開発した。具体的には,これまで研究を進めてきたVPLDをベースとして,(1)フィジカルシンセシス向け論理最適化手法の検討,(2)VPLDの配線アーキテクチャを考慮したタイミング見積手法の検討,(3)フィジカルシンセシス評価用配置配線手法の検討,(4)VPLD用タイミングドリブン詳細配線手法の開発の4つの点について研究を進め,いくつかの基本要素技術についても確立した。
すべて 2012
すべて 雑誌論文 (1件) (うち査読あり 1件) 学会発表 (2件)
IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences
巻: Vol.E95-A, No.12 ページ: 2182-2190