| 研究課題/領域番号 |
23700068
|
|---|
| 研究機関 | 弘前大学 |
|---|
研究代表者 |
佐藤 友暁 弘前大学, 総合情報処理センター, 准教授 (00336992)
|
|---|
| 研究期間 (年度) |
2011-04-28 – 2013-03-31
|
| キーワード | IPS / 多重化バス / CPU / ファイアウォール / WEP / 低消費電力 |
|---|
| 研究概要 |
本研究の目的は，多様なネットワーク環境下で使用されるスマートフォンやモバイルPC (Personal Computer)においても適用可能であり，省スペース・低消費電力で動作するホストベースIPS (Intrusion Prevention System)を実現することです。そのために不可欠なホストベースIPSプロセッサチップ化し，SR (Shift Register)を有する多重化データバスとロジックベースによる効率的な不正アクセス検知機能を実現することである。本研究の目的を達成するために以下について取り組んだ。 第１に，シフトレジスタ機能を有する多重化データバスの開発を行った。ウェーブパイプライン手法を使用しデータバスを多重化させた。このバスをゲートレベルでシミュレーションした結果，従来のシフトレジスタを有するデータバスよりも効率的に動作することを明らかにした。 第２に，上記のデータバスの制御に必要なMIPS CORE CPUの開発を行った。ハードウエア記述言語を使用し，最小の命令セットで構成される。 第３に，公衆無線LANで広く使用されているWEPの脆弱性を改善することを目的とし，WEPと互換性のあるアルゴリズムをハードウエアに実装した。ゲートレベルシミュレーションの結果，正常に動作することが確認された。また，CADを使用してハードウエア量を評価した結果，暗号強度が強化されているにもかかわらず，若干の増加量で実装されることを明らかにした。 第４に，ハードウエアIPSで必要な検知回路の削減および低消費電力化に不可欠なファイアウォールの遅延時間の解析を行った。第５に，出張先において，モバイル通信システム,公衆無線LAN,インターネットカフェ等のセキュリティ状況について調査を行った。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
平成２３年度においては，以下について取り組むことを計画しました。（１）シフトレジスタ機能を有する多重化データバスの開発，（２）MIPS CORE CPUの開発，（３）パケットレベルにおける不正アクセスの観測と不正アクセスのパターンの解析。（１）については，すでに多重化バスの開発が完了しております。（２）については，最少の命令セットであるものの，MIPS CORE CPUですが，こちらのRTLレベルの設計が完了しております。また，（３）についてはデータの収集が進んでおります。 これに加えて，不正アクセス防御装置に組み込む予定のWEPと互換性を有し，暗号強度が強化された改良型WEPのFPGAへの実装が終了しております。以上の理由から（２）おおむね順調に進展していると判断いたします。
|
| 今後の研究の推進方策 |
平成２３年度に得られた結果を基にして，以下について取り組みます。・（２）で開発したプロセッサを評価し，その結果必要な機能を拡張します。このプロセッサと（１）で開発したシフトレジスタ機能を有する多重化データバスを組み込んだ，再構成可能なホストベースIPSプロセッサを開発します。このプロセッサは東京大学VDECを通じてチップ化を行います。また，納入されたIPSチップをロジックアナライザを使ってIPSプロセッサチップの評価を行います。・（３）については継続して実施します。また，出張先や経由地等の公衆無線LANやモバイル通信システムについても調査を実施します。観測されたパターンをもとに不正アクセス検知回路をIPSチップ上に構築します。・本研究によって得られた結果を取りまとめ，成果の発表を行います。タイ王国の国立キングモンクット工科大学のPhichet Moungnoul助教授およびSorawat Chivapreecha助教授と研究打ち合わせを行うことを通じて，多面的な知見を本研究へ生かします。
|
| 次年度の研究費の使用計画 |
次年度の研究費は，再構成可能なホストベースIPSプロセッサを東京大学VDECを通じてチップ化を行う際の詩作費用，研究成果の発表，研究資料の収集，ならびに研究打ち合わせの旅費として使用する計画です。
|
