| 研究課題/領域番号 |
23700264
|
|---|
| 研究機関 | 九州工業大学 |
|---|
研究代表者 |
田向 権 九州工業大学, 生命体工学研究科(研究院), 准教授 (90432955)
|
|---|
| キーワード | 脳型計算機 / ソフトコンピューティング / 知能ロボティクス / 電子デバイス・機器 / 人工知能 / FPGA |
|---|
| 研究概要 |
1．デバイス内の学習回路を直接インターネットへ接続するためのReconfigurable TCP/IP Offload Engine の開発とその演算・電力性能の実機検証
ネットワークロボティクスに重要である通信の仕組について，昨年度基本機能を確認したReconfigurable TCP/IP Offload Engine（RTOE）について引き続き研究開発を行った．本年度は，RTOEをFPGA内部でアプリ回路と直結可能な形式へと回路を改良し，仮想回路ライブラリとして整備した．ベンチマーク用のアプリ回路と直結した演算・電力性能の実機検証では，物理層チップの理論性能100Mbpsに対し95Mbpsの実行性能を得た．またその時の動的消費電力は30mW程度であった．さらに，動画像圧縮伸長回路と直結したデモンストレーションシステムを構築し，ソフトウェアアプリと比較して約30倍の高速化を達成すると共にCPUの負荷を完全にオフロードすることに成功した．本研究課題の最終目標である脳型再構成デバイス実現において，RTOEはデバイス内部通信やインターネットとの接続においてコア技術となる．実機での動作検証に成功したため，次年度は各種学習回路との組み合わせを行っていく予定である．
2．画像認識，音声認識，画像圧縮伸張のための仮想回路ライブラリ整備
自己組織化マップをベースとした画像認識回路において，基本素子の抽出と仮想回路ライブラリ化に関する検討を行った．また，音声認識や画像圧縮伸長に個別に用いていたWavelet変換回路やパターンマッチング回路等において，同様に基本素子の抽出と仮想回路ライブラリ化に関する検討を行った．個別では動作しているので，今後，本研究課題の最終目標である脳型再構成デバイス内で効率よく動作可能な仮想回路の形式へ変換するための基本素子の抽出が必要である．
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
通信のコア技術であるTCP/IPの仮想回路を得られたことが成果として最も大きい．
よって，脳型再構成デバイスの環境整備は順調に進んでいると言える．
画像認識，音声認識，画像圧縮伸張のための仮想回路ライブラリ整備に関しても同様に順調に進展している．但し，個別動作を確認している段階であるため，複数仮想回路の組合せの実験を並行して進める必要がある．
SOMをベースとした学習機械に関しては，成長型のものを中心にアルゴリズムの特徴を精査している段階である．アルゴリズムのハードウェア化に関する検討は少々遅れが見られる．
上記を勘案し，アルゴリズムの検討に一部遅れはあるが，最も工数が掛かるハードウェア環境の整備が順調なため，本研究課題は概ね順調に進展しているといえる．
|
| 今後の研究の推進方策 |
本研究課題の最終目標である脳型再構成デバイスのプロトタイプ完成を目指す．複数の仮想回路間をRTOEを用いた通信で結ぶ．複数FPGAを用いた複数仮想回路の動的再構成に関する実証実験を行う．
本年度は最終年度になるため，ロボットを用いた実証実験にも注力する．人間の生活環境で活躍するサービスロボットの為の人工知能実現を題材とし，脳型再構成デバイスの有効性を演算性能と消費電力の両面から検証する．さらに，開発の容易性に関してもライブラリ化した仮想回路の組合せでどの程度改善するかを検証する．
|
| 次年度の研究費の使用計画 |
価格と性能のバランスが悪かったために最新のFPGAボード購入を見送ったことにより生じた繰越金と，次年度の物品費を併せて，低価格化が進んだ廉価版の最新FPGAを搭載したFPGAボードを購入し評価する．また，評価に用いるコンピュータおよび周辺パーツを併せて購入する．
代表者および研究協力者が査読論文誌や国際学会へ論文を投稿するために旅費やその他の費用を使用する．
実験の補助を行ってくれる学生へ謝金を支出する．
|
